| 主权项 |
1.一种半导体记忆体装置包含:一闩电路闩住由该装置外部被供应之一位址信号;一心电路包括记忆体胞元,对其之存取系在储存于该闩电路之位址进行;以及一闩时机控制电路,其记录新位址信号系在该心电路作业之际被改变的事实,并使该闩电路在完成该心电路之作业后闩住该新位址信号。2.如申请专利范围第1项所述之半导体记忆体装置,特征在于:该闩时机控制电路记录新位址信号在心电路作业之际被改变之事实,并控制一存取作业在心电路作业完成之后于该心电路上被实施。3.如申请专利范围第1项所述之半导体记忆体装置,特征在于:该闩时机控制电路使得闩电路在新位址信号之到达若于该闩电路未操作被侦测时,在侦测到该新位址信号的到达之际立刻闩住该位址信号。4.如申请专利范围第1项所述之半导体记忆体装置,特征在于:该闩时机控制电路使得闩电路在晶片赋能信号之下降若于该闩电路未操作被侦测时,在侦测到该晶片赋能信号下降之际立刻闩住新位址信号。5.如申请专利范围第1项所述之半导体记忆体装置,特征在于进一步包含一心控制电路,其控制该心电路,并产生一控制信号表示该心电路正在作业之际的期间,其中该闩时机控制电路藉由参照该控制信号而检查该心电路是否正在作业。6.如申请专利范围第5项所述之半导体记忆体装置,特征在于:控制信号指示该期间为由选择该心电路内之一句组线路的作业开始至将位元线路预先充电作业结束之期间。7.如申请专利范围第1项所述之半导体记忆体装置,特征在于该闩时机控制电路包括:一位址闩信号产生电路供应一时机信号至该缓冲器作为将新的一解码器闩住之指令;以及一位址改变闩电路,其记录新的位址信号在该心电路作业之际被改变的事实,并供应一位址改变报告信号至该位址闩信号产生电路作为一指令,以在该心电路之作业完成后产生该时机信号。8.如申请专利范围第7项所述之半导体记忆体装置,特征在于:该位址闩信号产生电路在若一新位址信号之到达或一晶片赋能信号之下降是在该心电路未作业时被侦测,则于侦测到该新位址信号的到达或该晶片赋能信号的下降之际立刻产生该时机信号。9.一种半导体记忆体装置,特征在于包含:一心电路,其包括记忆体胞元;以及一时机控制电路,其记录一新位址信号由该装置外部于该心电路作业之际被供应的事实,并造成一存取作业在该心电路之完成后根据该新位址信号于该心电路上被实施。10.如申请专利范围第9项所述之半导体记忆体装置,特征在于:该时机控制电路在若一新位址信号之改变或一晶片赋能信号之下降是在该心电路未作业时被侦测,则于侦测到该新位址信号的到达或该晶片赋能信号的下降之际立刻根据最后的位址信号于该心电路上被实施。图式简单说明:第1图为依据本发明具有SRAM型介面之DRAM的方块图;第2图显示一位址闩信号产生电路之实施例的电路图;第3图显示一ADT闩电路之实施例的电路图;第4图为对应于晶片赋能信号之下降的一读取作业后之位址改变后被观察的信号波形;第5图为位址转移之读取作业花费长时间的读取作业情形中之信号波形;第6图为一记忆体胞元阵列之心电路的主要部分的电路图;以及第7图显示该心电路之控制信号与内部信号间之关系的信号波形。 |
