发明名称 |
检视测试区内导电层间电性瑕疵的方法 |
摘要 |
一种检视测试区内导电层间电性瑕疵的方法,该半导体晶片上包含有复数个主动区域以及该测试区,首先于该测试区内形成一第一导电层,再形成一介电层覆盖第一导电层;接着于该介电层内形成一插塞洞,通达至该第一导电层表面,并于该插塞洞内形成一导电插塞;之后于该测试区内的该导电插塞上方形成一第二导电层,以及于该测试区内距第二导电层一预定距离的该介电层其他区域表面上形成一第三导电层,并同时于各该主动区域内形成与上述预定距离相同距离的一第四导电层以及一第五导电层;最后利用一由一电子式扫描显微镜所产生的电子束,检视第二导电层以及第三导电层是否发生桥梁现象;本发明有效弥补了知检验方法中以肉眼判定所造成的误差,因此可以确保产品电性正常,并提升后段各项制程良率。 |
申请公布号 |
CN1404122A |
申请公布日期 |
2003.03.19 |
申请号 |
CN02140722.3 |
申请日期 |
2002.07.12 |
申请人 |
联华电子股份有限公司 |
发明人 |
黄兆辉;詹哲铠 |
分类号 |
H01L21/66;H01L21/768;H01L21/283 |
主分类号 |
H01L21/66 |
代理机构 |
北京三友知识产权代理有限公司 |
代理人 |
陈红 |
主权项 |
1.一种检视一半导体晶片上的一测试区内两导电层间是否发生桥梁现象而导致电性瑕疵的方法,该半导体晶片上包含有复数个主动区域以及该测试区,其特征是:该方法包含有:于该测试区内形成一第一导电层;于该测试区内形成一介电层,并覆盖该第一导电层;于该介电层内形成一插塞洞,通达至该第一导电层表面;于该插塞洞内形成一导电插塞;于该测试区内的该导电插塞上方形成一第二导电层,以及于该测试区内距该第二导电层一预定距离的该介电层其他区域表面上形成一第三导电层,并同时于各该主动区域内形成与该第二导电层以及该第三导电层间隔相同距离的一第四导电层以及一第五导电层;以及利用一电子束检视该第二导电层以及该第三导电层是否发生桥梁现象。 |
地址 |
台湾省新竹市 |