| 发明名称 | 半导体存储器 | ||
| 摘要 | 半导体存储器具备：存储单元阵列(1)；基准电流发生电路(DMC)，发生基准电流(Iref)；参照电位发生电路(6)，根据上述基准电流发生电路发生的上述基准电流(Iref)，在参照节点(RSN)上发生参照电位；第1读出电路(4a)，根据所选择的存储单元的单元电流(Icell)，生成输出电流，根据该输出电流和上述基准电流，在读出节点(SN)上发生数据电位；以及第2读出电路(4b)，比较上述读出节点的数据电位与上述参照节点的参照电位，检测出上述所选择的存储单元所保持的数据。 | ||
| 申请公布号 | CN1404067A | 申请公布日期 | 2003.03.19 |
| 申请号 | CN02121788.2 | 申请日期 | 2002.05.31 |
| 申请人 | 株式会社东芝 | 发明人 | 藤田胜之;大泽隆 |
| 分类号 | G11C11/40;G11C11/4063;H01L27/105 | 主分类号 | G11C11/40 |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王永刚 |
| 主权项 | 1.一种半导体存储器，其特征在于，具备：存储单元阵列(1)，排列有保持数据的存储单元(MC)；基准电流发生电路(DMC)，发生基准电流(Iref)；参照电位发生电路(6)，根据上述基准电流发生电路发生的上述基准电流(Iref)，在参照节点(RSN)上发生参照电位；第1读出电路(4a)，根据所选择的存储单元的单元电流(Ice11)，生成输出电流，根据该输出电流和上述基准电流，在读出节点(SN)上发生数据电位；以及第2读出电路(4b)，比较上述读出节点的数据电位与上述参照节点的参照电位，检测出上述所选择的存储单元所保持的数据。 | ||
| 地址 | 日本东京都 | ||