发明名称 一种芯片制造方法
摘要 使用这种芯片制造方法,沿着在每个在电路基片上形成的基本上是矩形的集成电路的四个边中的至少一个边,设置相互平行的第一和第二分割线,并在第一和第二分割线之间的间隙里形成测试接线和测试焊垫。沿着第一分割线的外侧对电路基片进行分割之后,再对最终制得的集成电路进行电路测试。在电路测试完成之后,从每一片电路芯片上把第二分割线外侧的那部分切割下来。在接受电路测试的电路芯片上留有测试焊垫,而在要装运的电路芯片成品上没有保留测试焊垫。因此就有可能阻止用户采用欺骗手段通过电路芯片上的测试焊垫对集成电路进行访问。
申请公布号 CN1404121A 申请公布日期 2003.03.19
申请号 CN02130413.0 申请日期 2002.08.19
申请人 日本电气株式会社 发明人 东邦彦
分类号 H01L21/66;H01L21/48 主分类号 H01L21/66
代理机构 中原信达知识产权代理有限责任公司 代理人 穆德骏;关兆辉
主权项 1.一种形成大量基本上是矩形的集成电路的芯片制造方法,每一片集成电路通过测试接线至少与一个测试焊垫相连接,并通过许多分割线排列在电路基片表面上,沿着许多所述分割线把所述电路基片分割成一些所述单块集成电路,以形成大量的电路芯片,并按照需求通过许多所述测试焊垫对大量所述电路芯片中的至少一些所述集成电路进行电路测试,所述方法包括的步骤有:沿着在所述电路基片表面上形成和排列着的每个基本上是矩形的集成电路的四个边中的至少一个边设置许多相互平行的第一和第二分割线;在所述第一和第二分割线之间的间隙里形成许多所述测试焊垫和/或每个所述测试接线的至少一部分;沿着位于外侧的所述第一分割线对所述电路基片进行分割后进行所述电路测试;以及在进行所述电路测试之后,沿着所述第二分割线切割每一块所述电路芯片,以从每块所述电路芯片里去除掉安置所述测试焊垫和/或至少部分所述测试接线的那一部分。
地址 日本东京