发明名称 半导体装置及制造方法
摘要 本发明提供一种半导体装置及其制造方法,具有熔丝熔断用开窗,其制程简略可降低成本的半导体装置的开窗部上保护用第二保护绝缘膜42之侧壁44,与第一保护绝缘膜39之侧壁45的位置为连续,没有阶差。因此不会发生聚亚醯胺(polyimide)不切合而突出熔丝窗内,致熔丝窗开口狭小之现象。又依本半导体装置之制造方法,用第二保护绝缘膜42为罩幕同时蚀刻熔丝窗开口部之第一保护绝缘膜39、薄氮化矽膜38、层间保护膜34,故不需在焊垫之开口与别的制程中为熔丝开窗增加一次微影蚀刻步骤。故制程简化可降低成本。尚且,在另一方法中,于焊垫的开口时就蚀刻了熔丝窗上的第一保护绝缘膜及薄的氮化矽膜,再用聚亚醯胺的罩幕蚀刻层间绝缘膜,因此在焊垫之开口时不需对金属熔丝的开窗需要加做一次微影蚀刻。
申请公布号 TW523905 申请公布日期 2003.03.11
申请号 TW090116816 申请日期 2001.07.10
申请人 东芝股份有限公司 发明人 小池 英敏
分类号 H01L27/00 主分类号 H01L27/00
代理机构 代理人 詹铭文 台北市中正区罗斯福路二段一○○号七楼之一
主权项 1.一种半导体装置,由复数个绝缘层叠积,并由复数个熔断熔丝所构成,其中,每一该绝缘层具有一配线层,且该些熔断熔丝系,用以选择一备用胞,以补救于任一该绝缘层之该配线层的不良,其特征在于:在包含该熔丝之层上方之一个或复数个该绝缘层上,形成有与该些熔丝对应的开口部,一侧壁位置,对应于该些绝缘层中最上层之上形成的一第一保护绝缘膜的该开口部,另一侧壁位置,对应于该第一保护绝缘膜之上形成的一第二保护绝缘膜的该开口部,其中该些侧壁位置在其交界处附近为连续。2.如申请专利范围第1项所述之半导体装置,其中该配线层为铜配线层。3.如申请专利范围第1项或第2项所述之半导体装置,其中该第一保护绝缘膜为保护(passivation)膜。4.如申请专利范围第1项或第2项所述之半导体装置,其中该第二保护绝缘膜为聚亚醯胺(polyimide)树脂膜。5.如申请专利范围第3项所述之半导体装置,其中该第二保护绝缘膜为聚亚醯胺(polyimide)树脂膜。6.一种半导体装置之制造方法,其特征在于,包括:一元件形成制程;一配线层形成制程,于该元件形成之层上,重复复数个配线层形成步骤并叠积各层,其中,一配线形成步骤为个别形成层间绝缘膜、其表面部之铜配线层、其上之氧化防止层;一堆积制程,在最上层之该氧化防止层上,堆积一第一保护绝缘膜;去除最上层的该配线层之拉出处之该第一保护绝缘膜,并去除该氧化防止层;一电极形成制程,于该拉出处,形成拉出电极;形成第二保护绝缘膜,于该第一保护绝缘膜上,其中,该第二保护绝缘膜具有开口,与该最上层之下层的熔丝部相对应,并用以形成熔丝熔断用窗;以及以该第二保护绝缘膜为罩幕,进行蚀刻,将该保护层、最上层的该氧化防止层及层间绝缘膜之一部份去除,并形成熔丝熔断用窗。7.如申请专利范围第6项所述之半导体装置之制造方法,其特征在于,该蚀刻为反应性离子蚀刻。8.一种半导体装置之制造方法,其特征在于,包括:一元件形成制程;一配线层形成制程,于该元件形成之层上,重复复数个配线层形成步骤并叠积各层,其中,一配线形成步骤为个别形成层间绝缘膜、其表面部之铜配线层、其上之氧化防止层;一堆积制程,在最上层之该氧化防止层上,堆积一第一保护绝缘膜;去除最上层之该配线层之拉出处,去除与熔丝对应处的该第一保护绝缘膜,去除其下的该氧化防止层,并形成拉出电极用的开口部和熔丝开口部;一电极形成制程;形成一第二保护绝绿膜,于该第一保护绝缘膜上,其中,该第二保护绝缘膜具有开口,与该熔丝开口部相对应,并用以形成熔丝熔断用窗;以及以该第二保护绝缘膜为罩幕,进行蚀刻,将该层间绝缘膜的一部份去除,并形成熔丝熔断用窗。图式简单说明:图1本发明半导体装置之制造方法的第一制程之元件断面图。图2本发明半导体装置之制造方法的第二制程之元件断面图。图3本发明半导体装置之制造方法的第三制程之元件断面图。图4本发明半导体装置之制造方法的第四制程之元件断面图。图5本发明半导体装置之制造方法的第五制程之元件断面图。图6本发明半导体装置之制造方法的第六制程之元件断面图。图7本发明半导体装置之制造方法的第七制程之元件断面图。图8本发明半导体装置之制造方法的第八制程之元件断面图。图9说明依本发明之半导体制造方法不会发生如不适合现象的元件断面图。图10本发明半导体制置之另一制造方法的焙丝窗开口的第一制程之元件断面图。图11本发明半导体制置之另一制造方法的焙丝窗开口的第二制程之元件断面图。图12本发明半导体制置之另一制造方法的熔丝窗开口的第三制程之元件断面图。图13本发明半导体制置之另一制造方法的熔丝窗开口的第四制程之元件断面图。图14习知的半导体装置之熔丝窗开口制程的元件断面图。图15习知的半导体装置之熔丝窗开口制程,接续图14制程的元件断面图。
地址 日本