| 主权项 |
1.一种晶片封装基板,可降低该晶片封装基板于封装晶片过程中之可能毁损,至少包含:一方形封装区;一方形外框区包围该封装区,该外框区之内缘与该封装区之外缘之间保留有间隙;第一、第二、第三及第四连结区,分别由该外框区之内缘的四个角落延伸至该封装区之外缘的四个角落;其中,至少该第一、第二及第三连结区,各别在平行该外框内缘方向上之延伸距离不大于2mm;该封装区与该外框区之第一表面上分别设置有一线路层及一第一虚拟层,透过该第一虚拟层使该外框区与该封装区在该第一表面上避免有平面落差产生。2.如申请专利范围第1项所述之晶片封装基板,其中,每一该第一、第二及第三连结区中,更具有一贯穿孔。3.如申请专利范围第2项所述之晶片封装基板,其中,该贯穿孔为圆形,直径介于0.8~1.2mm。4.如申请专利范围第1项所述之晶片封装基板,其中,该封装区与该外框区之第二表面上分别设置有一植球层及一第二虚拟层。5.如申请专利范围第1项所述之晶片封装基板,其中,该第一虚拟层系均匀地分布于该外框区上。6.如申请专利范围第4项所述之晶片封装基板,其中,该第一虚拟层之形状可为网状、格子状、复数平行线状、或块状。7.如申请专利范围第4项所述之晶片封装基板,其中,该第二虚拟层系均匀地分布于该外框区上。8.如申请专利范围第7项所述之晶片封装基板,其中,该第二虚拟层之形状可为网状、格子状、复数平行线状、或块状。9.如申请专利范围第1项所述之晶片封装基板,其中,在该外框区上更设置有复数个定位孔。10.一种晶片封装基板,可降低该晶片封装基板于封装晶片过程中之可能毁损,至少包含:复数方形封装区;复数方形外框区,以阵列之形态设置,每一该等外框区包围该等封装区之一,每一该等外框区之内缘与其应对之该封装区之外缘之间保留有间隙;复数个第一、第二、第三及第四连结区;每一该等第一至第四连结区分别由每一该等外框区之内缘的四个角落延伸至其对应之该封装区之外缘的四个角落;其中,至少该等第一、第二及第三连结区,各别在平行该外框内缘方向上之延伸距离不大于2mm;该等封装区与该等外框区之第一表面上分别设置有一线路层及一第一虚拟层,透过该第一虚拟层使该等外框区与该等封装区在该第一表面上避免有平面落差产生。11.如申请专利范围第10项所述之晶片封装基板,其中,每一该等第一、第二及第三连结区中,更具有一贯穿孔。12.如申请专利范围第11项所述之晶片封装基板,其中,该贯穿孔为圆形,直径介于0.8-1.2mm。13.如申请专利第围第10项所述之晶片封装基板,其中,该等封装区与该等外框区之第二表面上分别设置有一植球层及一第二虚拟层。14.如申请专利范围第10项所述之晶片封装基板,其中,该第一虚拟层系均匀地分布于该等外框区上。15.如申请专利范围第13项所述之晶片封装基板,其中,该第一虚拟层之形状可为网状、格子状、复数平行线状、或块状。16.如申请专利范围第13项所述之晶片封装基板,其中,该第二虚拟层系均匀地分布于该等外框区上。17.如申请专利范围第16项所述之晶片封装基板,其中,该第二虚拟层之形状可为网状、格子状、复数平行线状、或块状。18.如申请专利范围第1项所述之晶片封装基板,其中,在该等外框区上更设置有复数个定位孔。图式简单说明:第1A图显示进行PBGA封装时所使用之基板本体的上视图。第1B图显示第1A图中之一单元基板100之示意图。第2图显示使用第1图之PBGA基板100进行晶片封装之主要流程步骤。第3A图显示依据本发明之实施例之PBGA封装基板本体的上视图。第3B图显示第3A图中之一单元基板300之示意图。 |
