| 主权项 |
1.一种磁阻式记忆体(MRAM),其由至少二种记忆阵列(1,2,3)所构成,各记忆胞设置在字元线(WL)及位元线(BL)之相交点,由字元线(WL)和位元线(BL)所构成之至少一种导线设有导线驱动电路(6,7),其特征为:导线驱动电路(6,7)分别连接在二个记忆胞阵列(1,2或2,3)之间之连接节点(4,5)上且在连接节点(4或5)和此二个记忆胞阵列(1,2或2,3)之间分别存在一种开关电晶体(13,14或15,16),使导线驱动电路(6,7)分别配属于不同之记忆胞阵列(1,2)。2.如申请专利范围第1项之磁阻式记忆体,其中各连接节点(4,5)经由电压降可调之元件(18,19)而与接地电位相连。3.如申请专利范围第2项之磁阻式记忆体,其中电压降可调之元件(18,19)具有:电晶体(20,21),一种可变之电阻,一种可变之电晶体二极体或一种可调之电压源(22,23)。4.如申请专利范围第1至3项中任一项之磁阻式记忆体,其中导线驱动电路(6,7)分别由电流源(8,9)及一种写入驱动电晶体(10,11)所形成之串联电路所构成。5.如申请专利范围第1或3项之磁阻式记忆体,其中各开关电晶体(12至17),各电晶体(20,21)及各写入驱动电晶体(10,11)至少一部份是n-通道-MOS-场效电晶体。6.如申请专利范围第4项之磁阻式记忆体,其中各开关电晶体(12至17),各电晶体(20,21)及各写入驱动电晶体(10,11)至少一部份是n-通道-MOS-场效电晶体。7.如申请专利范围第1项之磁阻式记忆体,其中一种设置在导线驱动电路(6,7)中之电流源(8,9)配属于二个记忆胞阵列(1,2或2,3)。8.如申请专利范围第4项之磁阻式记忆体,其中一种设置在导线驱动电路(6,7)中之电流源(8,9)配属于二个记忆胞阵列(1,2或2,3)。图式简单说明:第1图 本发明MRAM配置之方块图。第2图 MTJ记忆胞之图解。第3图 第2图之MTJ记忆胞之等效电路。第4图 在字元线和位元线之相交位置处之MRAM记忆胞阵列,其具有MTJ记忆胞。 |
