| 主权项 |
1.一种积体电路,包括:一功率驱动装置,其用于产生一输出电压;一控制装置,其用于感测通过功率驱动装置的电流,且产生一参考电压;及一放大器电路,其用于比较控制装置的参考电压与功率驱动装置的输出电压,及包含具有一共基极差动对之双极接面电晶体(BJTs)。2.如申请专利范围第1项的积体电路,其中该差动对之一第一BJT包含一二极体连接之BJT。3.如申请专利范围第1项的积体电路,其中该功率驱动装置包含一功率电场效应电晶体(FET);及其中该控制装置包含一成比例及匹配该功率FET的感测FET。4.如申请专利范围第3项的积体电路,进一步包括:一第一电流源,其连接至该差动对第一BJT之集极;一第二电流源,其连接至该差动对第二BJT之集极;及一控制电流源,其连接至该感测FET之源极。5.如申请专利范围第4项的积体电路,进一步包含一并联于控制电流源之电流槽,使减去来自该第一电流源流经该第一BJT之偏压电流。6.如申请专利范围第4项的积体电路,其中该第一BJT之射极连接至该感测FET之源极,及该第二BJT之射极连接至该功率FET之源极。7.如申请专利范围第4项的积体电路,其中该第二BJT之集极连接至该感测FET及功率FET之闸极。8.如申请专利范围第1项的积体电路,其中该放大器电路产生一用于功率驱动电路与控制装置的控制信号。9.一种积体电路,包含:一功率FET,其用于产生一输出电压;一控制FET,其感测通过功率驱动装置的电流,且产生一参考电压;及一放大器电路,其用于比较该控制装置的参考电压与该功率驱动装置的输出电压,及包含具有一共控制端之差动对匹配之双极接面电晶体(BJTs),该差动对之一第一BJT系二极体连接形式。10.如申请专利范围第9项的积体电路,进一步包含:一第一电流源,其连接至该第一BJT之第一导电端;及一第二电流源,其连接至该差动对第二BJT之第一导电端。11.如申请专利范围第10项的积体电路,进一步包含:一控制电流源,其连接至该控制FET之源极;及一电流槽,其并联该控制电流源,以减去来自该第一电流源通过该第一BJT的偏压电流。12.如申请专利范围第9项的积体电路,其中该第一BJT之第二控制端系连接至该感测FET之源极,及该差动对第二BJT之第二控制端连接至该功率FET之源极。13.如申请专利范围第12项的积体电路,其中该第二BJT之第二控制端连接至该感测FET与功率FET之闸极。14.如申请专利范围第9项的积体电路,其中该放大器电路包含该功率FET与控制FET之闸极。15.一种积体电路功率驱动装置之电流限制方法,该方法包含:以一控制装置感测通过该功率驱动装置的电流,且产生一参考电压;以一包含具有一共基极差动对之双极接面电晶体(BJTs),比较该参考电压与该功率驱动装置的输出电压;及基于该参考电压与输出电压的比较,产生用于该功率驱动装置及控制装置的控制信号。16.如申请专利范围第15项的方法,其中该差动对之一第一BJT包含一二极体连接之BJT。17.如申请专利范围第15项的方法,其中该功率驱动装置包含一功率电场效应电晶体(FET);及其中该控制装置包含成比例与和匹配该功率FET的感测FET。18.如申请专利范围第17项的方法,进一步包含:连接一第一电流源至该差动对第一BJT之集极;连接一第二电流源至该差动对第二BJT之集极;及连接一控制电流源至该感测FET之源极。19.如申请专利范围第18项的方法,进一步包含将一电流槽并联该控制电流源,以减去来自该第一电流源通过该第一BJT之偏压电流。20.如申请专利范围第18项的方法,进一步包含:连接该第一BJT之射极至该感测FET之源极;及连接该第二BJT之射极至该功率FET之源极。21.如申请专利范围第18项的方法,进一步包含连接该第二BJT之集极至该感测FET与功率FET之闸极。图式简单说明:图1系如本发明之积体电路的概略方块图。图2系说明图1积体电路实施例之概图。 |
