| 主权项 |
1.一种半导体装置,其系包含一具有上主面及下主面之半导体基板,而该半导体基板,包含有:第一导电型之第一半导体层;第一导电型之第二半导体层,以露出于上述上主面之方式形成于上述第一半导体层上,且其杂质浓度高于该第一半导体层;第二导电型之第三半导体层,以比该第二半导体层还浅的方式选择性地形成于上述上主面上,并分割配置作为互呈平行的复数个带状部,且不具有其底部之杂质浓度高于周围的下方突起部;第一导电型之第四半导体层,选择性地形成于上述上主面上,并分割配置作为互呈平行的复数个梯子状部,而该复数个梯子状部之各个,系个别对应上述复数个带状部之至少一部分中的任一个,且于其内侧,以比其还浅且沿着该梯子状部而延伸的方式所形成;以及第二导电型之第五半导体层,选择性地形成于上述上主面上,且互相连结上述复数个带状部,上述半导体装置,更包含有:绝缘膜,形成于上述主面之中由上述复数个梯子状部所相邻之各组所夹住的区域上;闸极,与形成于该绝缘膜上之上述区域相对;第一主电极,连接上述复数个带状部之各个与上述复数个梯子状部之各个,且至少透过其横隔部而连接在该复数个梯子状部的各个上;以及连接上述下主面的第二主电极。2.如申请专利范围第1项之半导体装置,其中上述第一主电极,系只透过其横隔部而与上述复数个梯子状部之各个相连接。3.如申请专利范围第1或2项之半导体装置,其中上述第五半导体层,系以包围排列有上述复数个带状部之区域的周围方式所形成,而在上述复数个带状部之延伸方向的端部,互相连结上述复数个带状部。4.如申请专利范围第1或2项之半导体装置,其中上述复数个带状部,系在其排列方向之端部,包含至少一个未含上述复数个梯子状部之哪一个的带状部。5.如申请专利范围第4项之半导体装置,其更包含有第一导电型之第六半导体层,该半导体层系以梳齿之形状选择性地形成于上述上主面上,且于上述至少一个带状部之中最远离上述排列方向之上述端部的一个内侧,以比其还浅,并沿着带状部而延伸,且上述梳齿之齿部朝向上述端部之侧的方式所形成,上述绝缘膜,亦形成于上述上主面之中由上述第六半导体层及与之相邻之上述复数个梯子状部之一个所夹住之端部区域上,上述闸极,亦形成于上述端部区域上所形成的上述绝缘膜部分上,且依此而与上述端部区域相对,上述第一主电极,以连接在上述第六半导体层上,且至少透过上述齿部而连接在该第六半导体层上。6.如申请专利范围第5项之半导体装置,其中上述第一主电极,系只透过上述齿部而与上述第六半导体层相连接。7.如申请专利范围第1或2项之半导体装置,其中上述第二半导体层,系以较浅的方式选择性地形成于上述第三半导体层之正下方。8.如申请专利范围第1或2项之半导体装置,其中,在露出于上述第三及第四半导体层间之上述上主面上的境界中,系以沿着上述复数个梯子状部之各个外侧的第一境界部分比沿着内侧的第二境界部分还短。9.如申请专利范围第1或2项之半导体装置,其中上述复数个梯子状部之各个的横隔件宽度,系横隔件间隔之1/10以下。10.如申请专利范围第1或2项之半导体装置,其中,露出于上述第二半导体层之上述主面的露出面之面积,系露出于上述第三半导体层之上述主面的露出面之面积的4倍以下。11.如申请专利范围第1或2项之半导体装置,其中上述半导体基板更包含有第一导电型之第七半导体层,该半导体层系与上述第二半导体层共同夹住上述第一半导体层所形成,且其杂质浓度高于上述第一半导体层者。12.如申请专利范围第1或2项之半导体装置,其中上述半导体基板更包含有露出于上述下主面的第二导电型之第八半导体层。图式简单说明:图1系实施形态中之图8之区域A的局部放大平面图。图2系实施形态之另一装置例中之图8之区域A的局部放大平面图。图3系实施形态中之图8之区域B的局部放大平面图。图4系图3之C-C截面图。图5系图3之D-D截面图。图6系实施形态之另一装置例中的截面图。图7系显示实施形态之装置之实证资料的图表。图8系实施形态之装置及习知装置共通的平面图。图9系习知装置中之图8之区域A的局部放大平面图。图10系图9之E-E截面图。 |
