| 主权项 |
1.一种控制一具有多层导电结构的积体电路元件之临界范围的方法,至少包含:提供一底材;形成一内介电层在该底材上;形成一蚀刻中止层且该蚀刻中止层被图案蚀刻;形成一介电层在该蚀刻中止层上;图案蚀刻该介电层定义出架线(wiring line);沉积一第一导电性金属层;图案蚀刻该第一导电性层在该蚀刻中止层上方,且在该内介电层上方定义出架线(wiring line);移除多余的该第一导电性金属层;沉积一第二导电性金属层;及平坦化该积体电路元件的表面。2.如申请专利范围第1项之方法,其中上述之沉积第一导电性金属层至少包含旋转涂布玻璃过程。3.一种形成一导电性架线和一介层在一底材上的方法,至少包含:提供一底材于半导体元件;形成一第一绝缘层在该底材上方;形成一蚀刻中止层在该第一绝缘层上方;形成一第二绝缘层在该蚀刻中止层上方,该第一绝缘层、该蚀刻中止层与该第二绝缘层共同形成该介层;形成一开口处(opening)在该介层的该第二绝缘层内的一第一位置,且该开口处贯穿该第二绝缘层并完全地往上通到该蚀刻中止层内,该开口处为一架线区域;在已形成该架线区域的该第二绝缘层内的第二位置,形成贯穿该蚀刻中止层和该第一绝缘层内而使该底材露出的一渠沟,并同时扩张该架线区域,即该渠沟包含该架线区域,不包含该架线区域之该渠沟部份,为一导电性介层区域;沉积一导电性材料在该架线区域内和该导电性介层区域内,该导电性材料完全地填满该架线区域和该导电性介层区域内,以在该架线区域之中形成一架线,在该导电性介层区域内形成一导电性介层,该导电性介层为架线和该底材间提供一电连接;及平坦化该导电性材料的表面。4.如申请专利范围第3项之方法,其中上述第一绝缘层和第二绝缘层都是氧化层。5.如申请专利范围第3项之方法,其中上述之蚀刻中止层的材料选择自氮化矽、氮氧化矽(oxynitride)和多晶矽组成的群体中,该第一和第二绝缘层的材料是氧化矽。6.如申请专利范围第3项之方法,其中上述之形成一开口处的步骤,乃提供一第一图案罩幕覆盖于该第二绝缘层,以在该第二绝缘层,定义该开口处。7.如申请专利范围第6项之方法,至少包含移除该第一罩幕和提供一第二罩幕的步骤,以提供该第二罩幕于该第二绝缘层之该第二位置,定义该渠沟范围。8.如申请专利范围第3项之方法,其中上述之形成该开口处在该第二绝缘层的步骤,可利用一第一蚀刻过程来完成。9.如申请专利范围第8项之方法,其中上述之形成一渠沟在该第二绝缘层,且同时形成一介层在该蚀刻中止层和该第一绝缘层的步骤,可利用一第二蚀刻过程来完成。10.如申请专利范围第9项之方法,其中上述之第一蚀刻过程和第二蚀刻过程都是反应性离子蚀刻过程。11.如申请专利范围第9项之方法,其中上述之第一蚀刻过程关系于该蚀刻中止层,比该第二蚀刻过程有更高的选择性。12.如申请专利范围第3项之方法,其中上述之导电性材料至少包含,一有或无一附着/屏障层的金属,该金属的材料可由铝、钨、铜和类似合金组成。13.如申请专利范围第3项之方法,其中上述之移除该导电性材料至少包含一溶液,且是由十比一的比率之HF缓冲液和稀释KOH溶液组成成份中选择出来。14.如申请专利范围第3项之方法,其中上述之平坦化该导电性材料的表面,至少包含一化学机械研磨的过程。图式简单说明:第一A图至第一I图是传统半导体元件之制程的剖面结构图。第二A图至第二H图是显示综合本发明的一实施例剖面结构图。 |
