发明名称 受光元件阵列
摘要 本发明提供一种受光元件阵列,可以防止由于串扰而造成之受光元件之特性之劣化。在n-InP基板上积层n-InP层,i-InGaAs层,和n-InP层,在n-InP层内使Zn扩散用来形成p型扩散区域,藉以制作pin光电二极体。在该构造上成膜保护膜使其膜厚成为无反射条件。在该保护绝缘膜上设置遮光膜成为覆盖在受光部间。
申请公布号 TW523934 申请公布日期 2003.03.11
申请号 TW090117417 申请日期 2001.07.17
申请人 板硝子股份有限公司 发明人 驹场信幸;田上高志;有马靖智;楠田幸久
分类号 H01L31/00 主分类号 H01L31/00
代理机构 代理人 赖经臣 台北市松山区南京东路三段三四六号一一一二室;宿希成 台北市松山区南京东路三段三四六号一一一二室
主权项 1.一种受光元件阵列,将多个受光元件排列成直线状,其特征是:上述之受光元件由利用p型层或n型层之扩散所形成之pin光电二极体构成;和至少在上述受光元件之受光部之一部份以外之上面,设置遮光膜。2.一种受光元件阵列,将多个受光元件排列成直线状,其特征是:上述之受光元件由利用p型层或n型层之扩散所形成之pin光电二极体构成;上述之受光元件间被分离沟分离,受光元件成为台面型构造;和至少在上述受光元件之受光部之一部份以外之上面,设置遮光膜。3.一种受光元件阵列,将多个受光元件排列成直线状,其特征是:上述之受光元件由利用结晶成长形成之pin光电二极体构成;上述之受光元件间被分离沟分离,受光元件成为台面型构造;和至少在上述受光元件之受光部之一部份以外之上面,设置遮光膜。4.如申请专利范围第1.2或3项之受光元件阵列,其中上述之pin光电二极体由化合物半导体材料构成。5.如申请专利范围第4项之受光元件阵列,其中上述之pin光电二极体被保护绝缘膜覆盖。6.如申请专利范围第5项之受光元件阵列,其中上述之保护膜为SiN。7.如申请专利范围第6项之受光元件阵列,其中上述之遮光膜为金属膜。8.如申请专利范围第7项之受光元件阵列,其中上述之遮光膜为Au膜,Ti/Au膜,或Ti/Pt/Au膜。9.如申请专利范围第6项之受光元件阵列,其中上述之遮光膜为碳膜。10.一种受光元件阵列,将多个受光元件排列成1次元阵列,其特征是:上述之受光元件由利用结晶成长所形成之pin光电二极体构成;和上述之受光元件间被分离沟分离,受光元件成为台面型之导波路径构造。11.如申请专利范围第10项之受光元件阵列,其中上述台面型之导波路径构造之受光元件形成在第1导电型之基板上,在该第1导电型之基板上之背面设置第1导电型之电极,在上述之受光元件之表面形成与上述第1导电型相反之第2导电型之电极。12.如申请专利范围第11项之受光元件阵列,其中使光经由上述pin光电二极体之端面射入。13.如申请专利范围第11或12项之受光元件阵列,其中上述之第1导电型为p型,上述之第2导电型为n型。14.一种受光装置,其特征是具备有:申请专利范围第12项之受光元件阵列;和安装有上述之受光元件阵列之电路板;上述之电路板具有:电极配线图型,以与上述第2导电型之电极相同之间距排列;上述电极配线图型之第1引出配线;多个之第1结合衬垫,分别连接到上述之第1引出配线;1个之第2结合衬垫,设在被组装之受光元件阵列之近边;上述第2结合衬垫之第2引出配线;和第3结合衬垫,连接到上述之第2引出配线;上述之第2导电型之电极连接到上述之电极配线图型,上述之第1导电型之电极连接到上述之第2结合衬垫。15.如申请专利范围第14项之受光装置,其中上述之第1导电型为p型,上述之第2导电型为n型。图式简单说明:图1是平面图,用来表示习知之扩散型受光元件阵列。图2是图1之受光元件阵列部份之A-A'线之扩大剖面图。图3用来说明图2之受光元件阵列中之空乏层之影响。图4是剖面图,用来表示本发明之实施例之扩散型受光元件阵列。图5是图4之受光元件阵列部份之A-A'线之扩大剖面图。图6是平面图,用来表示为着确认遮光膜之效果所制作之习知之受光元件阵列。图7是平面图,用来表示为着确认遮光膜之效果所制作之习知之受光元件阵列。图8是光学系统,用来评估受光元件阵列之分波特性。图9之图形表示图7所示之本发明之受光元件阵列之测定到之分波特性。图10之图形表示图6所示之习知之受光元件阵列之测定到之分波特性。图11是剖面图,用来表示本发明之实施例之对受光元件间进行分离蚀刻后之扩散型受光元件阵列。图12是本发明之实施例之利用结晶成长形成p-InP层后之台面型受光元件阵列之剖面图。图13是本发明之实施例之导波路径型之受光元件阵列之斜视图。图14表示图13之受光元件阵列之组装例。图15是剖面图,用来表示倒装晶片方式之连接。
地址 日本