发明名称 避免于内存组件形成多晶硅纵梁的方法
摘要 本发明有关一种避免于内存组件形成多晶硅纵梁的方法。本发明的重点是形成具有多重氧化速率的浮动闸结构,其中浮动闸结构越朝底部分,氧化速率越高。例如,形成一浮动闸结构其具有两层不同掺杂浓度的多晶硅层,或两种不同结晶性的多晶硅层,且越底层多晶硅层其掺杂浓度越高,或者,越底层多晶硅层其结晶性越高。因此,在后续的氧化制程中,浮动闸结构就此形成蚀刻定义字符线制程时所需的轮廓,也即形成由浮动闸结构底部往上宽度递增的轮廓。浮动闸结构的越向上部分越宽,越朝底部分越窄。因此,于隔离字符线的非等向性蚀刻制程时,可保持理想的蚀刻结果,而将蚀刻区域中会造成字符线短路的多晶硅纵梁消除。
申请公布号 CN1400653A 申请公布日期 2003.03.05
申请号 CN01125091.7 申请日期 2001.08.03
申请人 旺宏电子股份有限公司 发明人 郑培仁
分类号 H01L21/82;H01L21/283;H01L21/8239 主分类号 H01L21/82
代理机构 上海专利商标事务所 代理人 任永武
主权项 1.一种避免于内存组件形成导体纵梁的方法,其特征在于,至少包括以下步骤:形成一具有一垂直轮廓的导体结构于一底材上,其中所述导体结构至少包含两种不同的氧化速率,所述导体结构越朝底部份所述氧化速率越高;及执行氧化制程于部份所述导体结构,以致所述导体结构的所述垂直轮廓转变为由底部往上宽度递增的轮廓,其中所述导体结构的所述宽度递增的轮廓有助于蚀刻制程控制。
地址 台湾省新竹科学工业园区新竹市力行路16号