发明名称 肖特基势垒二极管及其制造方法
摘要 一种肖特基势垒二极管及其制造方法。目前由于有台面蚀刻或厚聚酰亚胺层等,所以芯片小型化无进展且电极间有距离不能提高特性。而且制造方法上肖特基结部分的蚀刻控制有困难。本发明能实现化合物半导体的平面型肖特基势垒二极管。通过在基板表面设InGaP层、设n<SUP>+</SUP>型离子注入区域,不再需要设台面及聚酰亚胺层。由于能把电极间距离接近,所以实现了芯片缩小,高频特性也提高了。而且形成肖特基电极时不蚀刻GaAs,所以能制造再现性良好的肖特基势垒二极管。
申请公布号 CN1400671A 申请公布日期 2003.03.05
申请号 CN02127231.X 申请日期 2002.07.29
申请人 三洋电机株式会社 发明人 浅野哲郎;小野田克明;中岛好史;村井成行;冨永久昭;平田耕一;榊原干人;石原秀俊
分类号 H01L29/872;H01L21/328 主分类号 H01L29/872
代理机构 北京市柳沈律师事务所 代理人 杨梧;马高平
主权项 1.一种肖特基势垒二极管,其特征在于,包括:化合物半导体基板;设在该基板上的平坦的一导电型外延层及保护该外延层的稳定的化合物半导体层;设在所述化合物半导体层表面的一导电型高浓度离子注入区域;在所述高浓度离子注入区域表面成欧姆结的第一电极;与所述外延层表面形成肖特基结的第二电极;取出所述第一及第二电极的金属层。
地址 日本大阪府