| 主权项 |
1.一种积体电路封装构造测试总成,其包含:一封装基板设有复数个以第一雏菊电路图案连接之第一接垫;以及一测试板具有复数个以第二雏菊电路图案连接之第二接垫以及复数个测试垫,所有的第二接垫系被分成复数个群组,其每一群组系连接于一对测试垫,其中该每一群组第二接垫系全部排成一列,其中,当该封装基板安设于该测试板上时,该每一群组第二接垫系经由该第一以及第二雏菊电路图案而全部电性串联,并且当该复数个测试垫中的一对测试垫被探测时,其相对应群组之所有第二接垫系形成一闭合电路。2.依申请专利范围第1项之积体电路封装构造测试总成,其中该测试板包含一对主要测试垫,当该对主要测试垫被探测时,所有的第二接垫系形成一闭合电路。3.依申请专利范围第1项之积体电路封装构造测试总成,其中该封装基板系为一球格阵列(BGA)基板。4.一种积体电路封装构造测试方法,该积体电路封装构造具有一基板设有复数个以第一雏菊电路图案(daisy chain pattern)连接之第一接垫(contact pad),该积体电路封装构造测试方法包含:提供一测试板具有复数个以第二雏菊电路图案连接之第二接垫以及复数个测试垫,所有的第二接垫系被分成复数个群组,其每一群组系连接于一对测试垫,其中该每一群组第二接垫系全部排成一列;将该积体电路封装构造安设于该测试板上,其系藉由将设在积体电路封装构造上之焊锡凸块回焊至该测试板上之第二接垫,其中该每一群组第二接垫系经由该第一以及第二雏菊电路图案而全部电性串联;及在该积体电路封装构造安设步骤之后,进行一电性测试,其中当该复数个测试垫中的一对测试垫被探测时,其相对应群组之所有第二接垫系形成一闭合电路(closed circuit)。5.依申请专利范围第4项之积体电路封装构造测试方法,其中该测试板包含一对主要测试垫,当该对主要测试垫被探测时,所有的第二接垫系形成一闭合电路。图式简单说明:第1图:习用半导体装置测试板之上视图;第2图:根据本发明较佳实施例之封装基板下视图;第3图:根据本发明较佳实施例之半导体装置测试板上视图;及第4图:其图示将具有第2图基板之积体电路封装构造安设于第3图之测试板上。 |
