| 主权项 |
1.一种形成积体电路的方法,包括下列步骤:形成一铜结构在一半导体本体之上;选择性地沈积一含铝层在该铜结构之上以形成一该铜结构的障壁层。2.如申请专利范围第1项之方法,进一步包括氧化该含铝层之步骤。3.如申请专利范围第1项之方法,进一步包括氮化该含铝层之步骤。4.一种形成积体电路的方法,包括下列步骤:形成一铜互连接层在一半导体本体之上,该铜互连接层具有一露出的铜表面;选择性地沈积一含铝层在该露出的铜表面上。5.如申请专利范围第4项之方法,进一步包括氧化该含铝层之步骤。6.如申请专利范围第4项之方法,进一步包括转变该含铝层为氮化铝之步骤。7.如申请专利范围第4项之方法,进一步包括形成第一介电层在半导体本体之上的步骤,其中该铜互连接层是内理在该第一介电层中及其中该选择性地沈积含铝层是自行对齐该铜互连接层。8.如申请专利范围第4项之方法,进一步包括形成第二介电层在该含铝层之上的步骤。9.一种积体电路,包括:一金属间介电层;一铜互连接线,内埋在该金属间介电层;及一含铝层在该铜互连接线之上,该含铝层将自行对齐该铜互连接线。10.如申请专利范围第9项之积体电路,其中该含铝层包括氧化铝。11.如申请专利范围第9项之积体电路,其中该含铝层包括氮化铝。图式简单说明:图1A-1B是先前技艺双金属镶嵌方法使用矽氮化物障壁在制造的各种阶段之横截面图;图2是根据本发明的一连接线具有一铝障壁层的横截面图;图3A-3C是图2的连接线在各种不同制造阶段的横截面图;图4是图3的连接线具有一铝氧化物障壁的横截面图;及图5是图3的连接线具有一铝氮化物障壁的横截面图。 |
