发明名称 复杂IC之设计确认方法
摘要 一种复杂IC之设计确认方法,以高速及低成本,使用电子设计自动化(EDA)工具及设计测试站之组合。 EDA工具及装置模拟器系链结至事件为主测试系统,以执行原始设计模拟向量及测试台并在测试台及事件为主测试向量作修正,直到取得满意结果为主。因为EDA工具系与事件为主测试系统链结在一起,所以这些修正被捕捉,以产生一提供满意结果之最终测试台。
申请公布号 TW522322 申请公布日期 2003.03.01
申请号 TW090123092 申请日期 2001.09.19
申请人 艾德文斯特公司 发明人 矢元裕明;罗奇 拉苏曼
分类号 G06F17/50 主分类号 G06F17/50
代理机构 代理人 林志刚 台北市中山区南京东路二段一二五号七楼
主权项 1.一种复杂积体电路(IC)的确认设计方法,其中设计程序系在电子设计自动化(EDA)环境下执行,该方法包含步骤:基于在EDA环境下所产生之IC设计资料,建立原型矽;藉由一事件为主测试系统,将由IC设计资料所导出之事件为主测试向量施加至原型矽,并评估该原型矽之反应输出;以事件测试系统修改事件为主测试向量,以由矽原型取得想要之反应输出;及将修改之事件为主测试向量回授到EDA环境,以修改IC设计资料,藉以校正于IC设计资料中之设计错误。2.如申请专利范围第1项所述之复杂积体电路的确认设计方法,更包含步骤有将包含一模拟器之EDA工具经由一软体界面加以链结至事件为主测试系统。3.如申请专利范围第1项所述之复杂积体电路的确认设计方法,更包含步骤有经由产生于IC设计资料中之测试台,抽出事件格式资料。4.如申请专利范围第3项所述之复杂积体电路的确认设计方法,其中抽出事件格式资料之步骤包含藉由模拟器执行测试台并由一由模拟器所产生之値改变阻尼档抽出该事件格式资料。5.如申请专利范围第3项所述之复杂积体电路的确认设计方法,更包含步骤有将抽出之事件资料安装于事件测试系统中,并藉由事件为主测试系统,使用抽出事件资料,以产生事件为主测试向量,以施加测试向量至原型矽上。6.如申请专利范围第1项所述之复杂积体电路的确认设计方法,更包含步骤有基于来自事件为主测试系统之修改事件为主测试向量,而建立一新测试台。7.如申请专利范围第1项所述之复杂积体电路的确认设计方法,其中该等EDA工具包含机构,用以观看及编辑建立于IC设计资料中之测试台之波形。8.如申请专利范围第1项所述之复杂积体电路的确认设计方法,其中该事件为主测试系统包含机构,用以观看及编辑由建立于IC设计资料中之测试台所抽出之事件为主测试向量之波形,及包含机构,用以改变该施加至原型矽之事件为主测试向量的时钟速度及事件时序资料。9.一种复杂积体电略(IC)的确认设计方法,其中一设计程序系执行于电子设计自动化(EDA)环境中,该方法包含步骤:基于在EDA环境下产生之IC设计资料,建立原型矽;将包含一模拟器之诸EDA工具链结至一事件为主测试系统;由模拟器执行一产生于IC设计资料中之测试台所造成之资料档案,抽出事件格式资料;将该抽出事件资料安装于事件测试系统中,并为事件为主测试系统使用该事件资料,产生事件为主测试向量;将事件为主测试向量施加至原型矽,并评估该原型矽之反应输出;以事件测试系统修改该事件为主测试向量,以由矽原型取得想要之反应输出;及将该已修改事件为主测试向量回授给诸EDA工具,以修改该设计资料,藉以校正于设计资料中之设计错误;藉以确认该IC之设计,而不必进行矽原型之系统内测试。10.一种确认复杂积体电路(IC)设计的方法,其中一设计程序系执行于电子设计自动化(EDA)环境中,该方法包含步骤:基于在EDA环境下所产生之IC设计资料,备制一予以设计之IC之装置模型;藉由一事件为主测试系统,施加由IC设计资料所导出之事件为主测试向量至装置模型,及评估装置模型之反应输出;以事件测试系统修改事件为主测试向量,以由装置模型取得想要反应输出;及将被修改事件为主测试向量回授至EDA环境,以修改IC设计资料,藉以校正于IC设计资料中之设计错误。11.如申请专利范围第10项所述之确认复杂积体电路设计的方法,其中该装置模型系取决于一特定模拟器或无关于任一模拟器。12.如申请专利范围第10项所述之确认复杂积体电路设计的方法,更包含将包含一模拟器之诸EDA工具经由一软体界面链结至该事件为主测试系统的步骤。13.如申请专利范围第10项所述之确认复杂积体电路设计的方法,更包含经由一产生于IC设计资料中之测试台,而抽出事件格式资料的步骤。14.如申请专利范围第13项所述之确认复杂积体电路设计的方法,其中该抽出事件格式资料的步骤包含以模拟器抽出测试台及由该模拟器所产生之値改变阻尼档抽出该事件格式资料。15.如申请专利范围第13项所述之确认复杂积体电路设计的方法,更包含将抽出事件资料安装于事件测试系统并以事件为主测试系统使用抽出事件资料产生事件为主测试向量,以施加该事件为主测试向量至该装置模型。16.如申请专利范围第10项所述之确认复杂积体电路设计的方法,更包含基于修改事件为主测试向量,由事件为主测试系统建立一新测试台的步骤。17.如申请专利范围第10项所述之确认复杂积体电路设计的方法,其中该等EDA工具包含机构,用以观看及编辑由建立于IC设计资料中之测试台所导出之波形。18.如申请专利范围第10项所述之确认复杂积体电路设计的方法,其中该事件为主测试系统包含机构,用以观看及编辑由建立于IC设计资料中之资料测试台所抽出之事件为主测试向量的波形,及包含机构,用以改变施加至装置模型之事件为主测试向量之时钟速率及事件计时资料。19.一种确认复杂积体电路(IC)设计的方法,其中一设计程序系执行于一电子设计自动化(EDA)环境中,该方法包含步骤:基于在EDA环境下所产生之IC设计资料,备制一予以设计IC的装置模型;将包含一模拟器之诸EDA工具链结至一事件为主测试系统;由执行IC设计资料中为模拟器所产生之测试台所造成之资料档,抽出事件格式资料;将抽出事件资料安装于事件测试系统中,并使用事件资料为事件为主测试系统所产生事件为主测试向量;将事件为主测试向量施加至该装置模型并评估该装置模型的反应输出;以事件测试系统修改事件为主测试向量,以由装置模型取得想要之反应输出;将该修改事件为主测试向量回授到诸EDA工具,以修改该设计资料,藉以校正于设计资料中之设计错误。图式简单说明:第1图为一示意图,显示于复杂IC例如系统晶片IC中设计确认之结构例。第2图为一示意图,显示出在EDA环境下之设计程序中之设计阶段之确认阶段例。第3图为一图表,显示于复杂IC之设计程序中所涉及之模拟速度与各抽象化层次间之关系。第4图为一流程图,显示用于包含在传统技术下之设计确认程序之复杂IC之产品发展程序。第5图为一示意图,显示于本发明之第一实施例中之复杂IC之设计确认的方法。第6图为一示意图,显示于本发明之第二实施例中之复杂IC之设计确认方法。第7图为一示意图,显示于第5及6图中之实施例中之EDA工具及事件为主测试系统间之连接例。
地址 日本