| 主权项 |
1.一种形成一半导体元件之一金属接触窗的方法,该半导体元件具有一主动金属接触区域以及一位元线接触区域,该方法包括下列步骤:形成复数个闸极堆叠结构于一半导体基底上;形成复数个闸极间隙壁于该些闸极堆叠结构之复数个侧壁上;形成一下层内层介电层,覆盖该些闸极堆叠结构与该些闸极间隙壁;形成复数个第一接触窗开口,穿过该下层内层介电层,并暴露出该半导体基底之一主动区域;以一金属阻障层与一金属插塞填入该些第一接触窗开口内;移除该金属阻障层之一上部分,以在该导电插塞之上侧周围形成复数个凹槽;形成一蚀刻阻挡层填入该些凹槽中;蚀刻该下层内层介电层,使该蚀刻阻挡层突出于该下层内层介电层;依序形成一位元线导电层以及一位元线盖层,以在该位元线接触区域内的该导电插塞上,形成一位元线堆叠结构;在该主动金属接触窗区域内的该导电插塞上形成一蚀刻阻挡层,以及在该位元线接触窗内的该位元线堆叠结构侧壁上形成复数个位元线间隙壁;形成一上层内层介电层,覆盖该蚀刻阻挡层、该位元线堆叠结构、以及该些位元线间隙壁;蚀刻该上层内层介电层之一部份,以形成复数个第二接触窗开口暴露出该蚀刻阻挡层以及该位元线盖层之表面;移除该蚀刻阻挡层以及该位元线盖层被暴露出来之该部分,以形成复数个第三接触窗开口,暴露出在该主动金属接触窗区域内的该导电插塞以及在该位元线接触窗区域内的该位元线导电层;以及在该些第三接触窗开口内填入一导电层。2.如申请专利范围第1项所述之方法,其中该些闸极堆叠结构的形成系透过依序堆叠复数个闸极介电层图案、复数个闸极导电层图案、复数个金属矽化物层图案、以及复数个闸极盖层图案而形成。3.如申请专利范围第1项所述之方法,其中在该些闸极堆叠结构上的该下层内层介电层的厚度为1500-1700埃。4.如申请专利范围第1项所述之方法,其中在该导电插塞上面侧边的该些凹槽之深度为500-700埃,宽度为30-40nm。5.如申请专利范围第1项所述之方法,其中填满该些凹槽的该蚀刻阻挡层使用之材质相对于该下层内层介电层具有高的蚀刻选择比。6.如申请专利范围第5项所述之方法,其中该下层内层介电层为一氧化矽层,而该蚀刻阻挡层为一氮化矽层。7.如申请专利范围第1项所述之方法,其中形成该蚀刻阻挡层以及该些位元线间隙壁的步骤包括:形成一蚀刻阻挡层于该下层内层介电层上,藉以覆盖在该主动金属接触窗区域内的该蚀刻阻挡层与该导电插塞以及在该位元线接触窗区域内的该蚀刻阻挡层与该位元线堆叠结构;形成一罩幕层图案覆盖在该主动金属接触窗区域内的该蚀刻阻挡层;以该罩幕层图案作为一蚀刻罩幕,用非等向性蚀刻对该蚀刻阻挡层进行蚀刻;以及移除该罩幕层图案。8.如申请专利范围第1项所述之方法,其中该主动金属接触窗区域内的该蚀刻阻挡层会突出于该下层内层介电层。9.如申请专利范围第1项所述之方法,该蚀刻阻挡层之材质对该上层内层介电层有一高蚀刻选择比。10.如申请专利范围第9项所述之方法,该上层内层介电层为一氧化矽,而蚀刻阻挡层为一氮化矽层。11.如申请专利范围第1项所述之方法,其中该蚀刻阻挡层的厚度为300-600埃,而该位元线盖层图案的厚度为1000-2000埃。12.一种形成一半导体元件之复数个金属接触窗之方法,其中该半导体元件具有一主动金属接触窗区域以及一位元线接触窗区域,该方法包括下列步骤:形成复数个闸极堆叠结构于一半导体基底上;形成复数个闸极间隙壁于该些闸极堆叠结构之侧壁;形成一下层内层介电层覆盖该些闸极堆叠结构与该些闸极间隙壁;形成复数个第一接触窗开口穿过该下层内层介电层,并暴露出该半导体基底之一主动区域;以一金属阻障层与一金属插塞填入该些第一接触窗开口内;移除该金属阻障层之一上部分,以暴露出该导电插塞之上侧周围;蚀刻该下层内层介电层,使该导电插塞之上部分突出该下层内层介电层;依序形成一位元线导电层以及一位元线盖层,以在该位元线接触区域内的该导电插塞上形成一位元线堆叠结构;在该主动金属接触窗区域内的该导电插塞上形成一蚀刻阻挡层,以及在该位元线接触窗内的该位元线堆叠结构侧壁之上形成复数个位元线间隙壁;形成一上层内层介电层覆盖该蚀刻阻挡层、该位元线堆叠结构、以及该些位元线间隙壁;蚀刻该上层内层介电层之一部份,以形成复数个第二接触窗开口暴露出该蚀刻阻挡层以及该位元线盖层;移除该蚀刻阻挡层以及该位元线盖层暴露出来之区域,以形成复数个第三接触窗开口,暴露出在该主动金属接触窗区域内的该导电插塞以及在该位元线接触窗区域内的该位元线导电层;以及在该些第三接触窗开口内填入一导电层。13.如申请专利范围第12项所述之方法,其中形成该蚀刻阻挡层以及该些位元线间隙壁的步骤包括:在该下层内层介电层上形成一蚀刻阻挡层,以覆盖该主动金属接触窗区域内的该导电插塞以及该位元线接触窗区域内的该位元线堆叠结构;形成一罩幕层图案覆盖该主动金属接触窗区域内的该蚀刻阻挡层;以该罩幕层图案作为一蚀刻罩幕,对该蚀刻阻挡层进行一非等向性蚀刻;以及移除该罩幕层图案。14.如申请专利范围第12项所述之方法,其中在该主动金属接触窗区域内的该蚀刻阻挡层会突出该下层内层介电层。15.如申请专利范围第12项所述之方法,其中该蚀刻阻挡层为一材料,对该上层内层介电层有一高蚀刻选择比。16.如申请专利范围第15项所述之方法,其中该上层内层介电层为一氧化矽,而该蚀刻阻挡层为一氮化矽层。17.如申请专利范围第12项所述之方法,其中该蚀刻阻挡层的厚度为300-600埃,而该位元线盖层图案的厚度为1000-2000埃。图式简单说明:第1图至第7图绘示为根据本发明一实施例之一种形成半导体元件之金属接触窗的方法之流程剖面图;第8图至第10图绘示为根据本发明另一实施例之一种形成半导体元件之金属接触窗的方法之流程剖面图。 |
