发明名称 半导体存储器件
摘要 半导体存储器件具有构成存储单元(MC)的多个完全耗尽型MISFET。各MISFET具备:半导体层(13)、源极区域(16)和漏极区域(17),二者之间的半导体层将成为浮置状态的沟道体、在沟道体的两面上分别形成的主栅极(15)和辅助栅极(18)。上述MISFET在上述沟道体变成为完全耗尽化的状态下,而且以在上述沟道体的辅助电极一侧上可以积累多数载流子的状态为基准状态,具有已积累有多数载流子的第1数据状态和已放出了多数载流子的第2数据状态。
申请公布号 CN1399340A 申请公布日期 2003.02.26
申请号 CN01143546.1 申请日期 2001.12.11
申请人 株式会社东芝 发明人 大泽隆
分类号 H01L27/105;H01L27/108 主分类号 H01L27/105
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 王永刚
主权项 1.一种半导体存储器件,具有用来构成中间存在着绝缘膜(12)在半导体衬底(11)上边形成的存储单元(MC)的多个完全耗尽型MISFET,其特征在于,各个MISFET具备:在上述绝缘膜上边形成的半导体层(13);在上述半导体层上形成的源极区域(16);在上述半导体层上与上述源极区域分离开形成的漏极区域(17),使上述源极区域和上述漏极区域之间的上述半导体层将成为浮置状态的沟道体;在上述沟道体的第1面上形成的用来形成沟道的主栅极(15);在与上述沟道体的第1面相反一侧的第2面上形成的辅助栅极(18),上述MISFET在借助于来自上述主栅极的电场使上述沟道体变成为完全耗尽化的状态下,而且以借助于来自上述辅助栅极的电场可以使上述沟道体的第2面上积累多数载流子的状态为基准状态,具有在上述沟道体的第2面上已积累有多数载流子的第1数据状态,和已放出了上述沟道体的第2面的多数载流子的第2数据状态。
地址 日本东京都