发明名称 一种全电子分时载波表用电路
摘要 本实用新型提供了一种全电子分时载波表用电路技术方案。该方案在主要包括有由电能计量芯片U4、光电耦合器N1、N2和晶体振荡器J3以及阻容元件组成的常规计量电路、主控电路、分时显示电路、电源电路和备用电源电路,本方案的特点是,所述的主控电路是由三极管Q1和电阻、电容、电感组成的载波输出放大电路,由可塑电路U1、鉴频器B1、滤波器B2、多路选择开关U2和时钟芯片U3组成的通讯、计量、分时控制电路所组成。该电路可提高载波输出信号的品质,并可减少通讯的辅助电路,分时采用不断电的时钟芯片,可有效地计算分时时间,使整个电路结构简单,使用的元器件少,可大大降低生产成本,并能保证对电度表的计量、通讯和控制的可靠性。
申请公布号 CN2538030Y 申请公布日期 2003.02.26
申请号 CN02212255.9 申请日期 2002.01.21
申请人 张益民 发明人 张益民
分类号 G08C15/04 主分类号 G08C15/04
代理机构 山东济南齐鲁科技专利事务所有限公司 代理人 张维斗
主权项 1.一种全电子分时载波表用电路,主要包括有由电能计量芯片U4、光电耦合器N1、N2和晶体振荡器J3以及阻容元件组成的常规计量电路、主控电路、分时显示电路、电源电路和备用电源电路,其特征是:所述的主控电路是由三极管Q1和电阻、电容、电感组成的载波输出放大电路,由可塑电路U1、鉴频器B1、滤波器B2、多路选择开关U2和时钟芯片U3组成的通讯、计量、分时控制电路所组成;所述的具体主控电路是,电容C1、C2和电感L1并联其中一端接电源VPP,另一端接三极管Q1的集电极,同时经电容C4电感L3电容C6串联接载波输出的一端,该载波输出端与220V电网线AV2连接,C4与L3的接点与地之间接有并联的电容C3、C7和电感L2,该接点同时接可塑电路U1的2脚,L3与C6的接点经电容C8和电感L4串联接地,C8和L4的接点经电容C5接载波输出的另一端,该载波输出端与220V电网线AV1连接,三极管Q1的发射极接地,基极经电阻R1接地同时接U1的4脚,这组成载波通讯输出的放大电路;可塑电路U1的1脚接鉴频器B1的输出端,同时经电阻R2接电源VCC,B1的输入端接电源VCC,U1的3脚接电源VPP,5脚接滤波器B2的输出端,7脚接B2的输入端,6脚接多路选择开关U2的3脚同时经电阻R3接电源VCC,8脚接时钟芯片U3的6脚,9脚接分时显示电路U4A的11脚和U4B的3脚,U1的11脚、12脚、13脚分别接U2的9脚、11脚和10脚,U1的14脚接地,15脚接电源VCC,16脚和18脚接频率20M的晶振J1的两端并有电容C9和C10接地,U1的19脚接计量电路的输出,多路选择开关U2的13、14、15、12、1、5、2、4脚分别经电阻R4、R5、R6、R7、R8、R9、R10、R11接电源VCC,U2的6、7脚接地,时钟芯片U3的1、2脚接频率32.768K的晶振J2,4脚接地,3脚接U2的4脚,5脚接U2的5脚,7脚接备用电源VDD,由此构成输出载波的通讯、电能计量和分时的主控电路。
地址 250100山东省济南市东外环路3346号3号楼东户