发明名称 | 非易失性半导体存储器的编程方法 | ||
摘要 | 本发明的课题是在选择单元的编程时防止与其邻接的非选择单元中的干扰。本发明是对于双存储单元(i)的存储元件108B进行数据编程的方法。将字线WL1的电压设定为编程用字线选择电压(1V),将控制栅[i+1]的电压设定为编程用控制栅电压(5.5V),将控制栅CG[i]的电压设定为过载电压(2.5V)。将位线BL[i+1]的电压设定为编程用位线电压(5V),将位线BL[i+2]的电压不设定为0V,而是设定为Vdd。 | ||
申请公布号 | CN1399280A | 申请公布日期 | 2003.02.26 |
申请号 | CN02119054.2 | 申请日期 | 2002.05.08 |
申请人 | 精工爱普生株式会社;哈罗LSI设计及装置技术公司 | 发明人 | 金井正博;龟井辉彦 |
分类号 | G11C16/10;H01L27/115 | 主分类号 | G11C16/10 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 刘宗杰;王忠忠 |
主权项 | 1.一种非易失性半导体存储器的编程方法,该方法是对于排列了多个具有1个字栅和被第1、第2控制栅控制的第1、第2非易失性存储元件的双存储单元、且上述字栅被连接到1条字线上的邻接的3个双存储单元(i-1)、(i)、(i+1)中的上述双存储单元(i)的上述第2非易失性存储元件进行数据编程的方法,其特征在于:将上述字线的电压设定为编程用字线选择电压,将上述双存储单元(i)的上述第2控制栅和上述双存储单元(i+1)的上述第1控制栅的电压设定为编程用控制栅电压,将上述双存储单元(i-1)的上述第2控制栅和上述双存储单元(i)的上述第1控制栅的电压设定为过载电压,将共同连接到上述双存储单元(i)的上述第2非易失性存储元件和上述双存储单元(i+1)的上述第1非易失性存储元件上的位线的电压设定为编程用位线电压,将连接到上述双存储单元(i+1)的上述第2非易失性存储元件上的位线的电压设定为比0V高的电压。 | ||
地址 | 日本东京都 |