| 主权项 |
1.一种控制记忆晶片上产生器系统之控制器,控制器根据包括复数个X状态之状态图而以状态机器来操作,控制器包括:一评估装置用以在任一时间评估远地装置之复数个N输入信号之唯一预设者与状态图中指示一目前状态之复数个X状态信号之唯一预设者之合并,及产生复数个Y输出信号之单独预设者,其具有一预设逻辑値与剩余复数个Y输出信号之逻辑値不同,用以指示状态图中从一状态变成次一状态发生于当复数个N输入信号之预设者及复数个X状态信号之预设者都包括一预设逻辑条件时;一状态储存装置,从评估装置回应具有一预设逻辑値之复数个Y输出信号之预设者,以产生修正之复数个X状态输出信号,俾将状态图中从复数个X状态之目前状态变成次一状态之指示传至评估装置;及一输出装置,从状态储存装置回应修正之复数个X状态输出信号用以产生M输出信号之单独预设者,其与该次一状态相关用以控制产生器系统。2.如申请专利范围第1项之控制器,更包括一转移装置回应评估装置之复数个Y输出信号之预设者用以产生一输出信号至状态储存装置,以指示要在状态图中从一状态变成次一状态。3.如申请专利范围第2项之控制器,其中评估装置包括:一评估矩阵包括一群平行第一导线及一群平行第二导线其互相正交且在预设位置重叠,连接复数个X状态信号用以在第一导线群之分开第一端接收,及连接远地装置之复数个N输入信号用以在平行第二导线群之另一组第一及第二导线之第一端接收,俾连接各组之相关平行第一导线以提供含一第一逻辑値之相关输入信号,及连接各组之平行第二导线以提供含一第二逻辑値之相关输入信号;及复数个双输入逻辑闸接至平行第二导线群单独子群之第二端,连接以接收复数个X状态,复数个逻辑闸之每一者(a)当接至逻辑闸第一输入之相关状态信号或接至逻辑闸第二输入之相关输入信号不具有一第二逻辑値时,即提供具有一第一逻辑値之输出信号,及(b)当状态信号之相关者及一输入信号具有一第二逻辑値时,提供具有一第二逻辑値之输出信号。4.如申请专利范围第3项之控制器,其中该评估装置中复数个双输入逻辑闸之每一者包括一NAND闸,其中双NAND闸之单独组与复数个X状态信号之单独组结合,各NAND闸接至其第一输入以接收一相关状态信号,及接至其第二输入以接收平行第一导体群之单独平行线,其连接以接收复数个X状态信号;及评估矩阵包括在评估矩阵之预设交叉点之选择性置入连接装置,用以选择性连接一预设第二导线至第一导线之预设者,其接至一预设NAND闸之第二输入。5.如申请专利范围第4项之控制器,其中连接装置包括单独导体,当控制器设计要改变时,其可选择性加入评估矩阵之预设第一及第二导线或者与其分开。6.如申请专利范围第3项之控制器,其中该评估装置更包括复数个N反相器,各反相器包括一输入用以接收复数个N输入信号之单独者,及一输出其接至另一组平行第二导线IN之相关平行第二导线之第一端,用以产生相关输入信号之反相逻辑値,用以在各组平行第二导线之相关平行第二导线上传送。7.如申请专利范围第2项之控制器,其中转移装置包括:一转移矩阵包括一平行第一导线群及一平行第二导线群其在预设位置重叠以提供交叉点,其中连接装置选择性设置在第二导线与第一导线间之预设交叉点,连接评估装置之复数个Y输出信号用以在平行第一导线群之单独第一端接收;及复数个双输入逻辑闸,其中各该逻辑闸之各输入连接平行第二导线群之单独导线:及连接一群其由(a)复数个Y输入信号之单独者,(b)一远地电压源之预设第一电位位准,或(c)一第二电位位准如接地电位组成,复数个双输入逻辑闸成对结合用以产生具有第一逻辑値之设定及重置输出信号,以指示何时在状态图中从一状态变成次一状态。8.如申请专利范围第1项之控制器,其中状态储存装置包括:复数个X设定重置正反器(S-R F/F)装置,其中各S-R F/F装置与状态图之单独状态结合,各S-R F/F装置回应:(a)与复数个X状态信号之单独者相关之转移装置之设定输出信号,用以产生一状态输出信号以指示现在进入状态图中之相关状态,及(b)与复数个X状态信号之单独者相关之转移装置之重置输出信号,用以产生一状态输出信号以指示现在离开状态图中之相关状态。9.如申请专利范围第8项之控制器,其中各S-R F/F装置包括:一第一反相器用以接收一远地产生之时脉信号及产生一反相时脉输出信号;一第二反相器用以接收一远地产生之非同步重置(ASRES)信号及从其产生一反相ASRES输出信号;一第一设定重置正反器(S-R F/F)级,连接以(a)分别在第一及第二点从状态图之复数个X状态之单独者相关转移装置接收相关重置及设定输出信号,(b)从第一反相器接收反相时脉输出信号,(c)接收收到之ASRES信号,及(d)从第二反相器接收反相ASRES输出信号,用以在第一S-R F/F级之第一及第二输出从该收到信号产生预设设定及重置输出信号;一第二设定重置正反器(S-R F/F)级,连接(a)以便从第一S-R F/F级接收预设之第一及第二输出信号,(b)接收收到之时脉信号,(c)接收收到之ASRES信号,及(d)从第二反相器接收反相ASRES输出信号,用以从该收到信号产生预设之第一及第二输出信号以表示状态储存装置中复数个X状态输出信号之单独者状态。10.如申请专利范围第9项之控制器,其中该状态储存装置中当收到ASRES信号具有一逻辑1値,则复数个X设定重置正反器装置之每一者中之第一S-R F/F级及第二S-R F/F级即锁住,以产生逻辑0输出信号,其与设定及重置输入信号及收到时脉信号之逻辑値无关,以确保进入状态图时所有第一及第二S-R F/F级之正确重置;及当收到ASRES信号具有一逻辑0値,则第一及第二S-R F/F级都在与设定及重置输入信号及收到时脉信号之逻辑値相关之下以预设方式操作。11.如申请专利范围第9项之控制器,其中该状态储存装置中:只要收到时脉信号具有一逻辑0値,第一S-R F/F级即从状态图之单独预设状态相关之转移装置中储存收到设定及重置输入信号之逻辑値;只要收到时脉信号具有一逻辑1値,第一S-R F/F级即锁在其目前情况,而第二S-R F/F级即解锁以接收设定及重置信号之目前逻辑値且储存它,该信号储存在第一S-R F/F级;及当收到时脉信号从一逻辑0値升至一逻辑1値时,即操作第一S-R F/F级用以传送储存其中之目前逻辑値至第二S-R F/F级,且转移装置中设定及重置输出信号之任何变化不影响第一S-R F/F级中储存之逻辑値。12.如申请专利范围第9项之控制器,其中各第一设定重置正反器(S-R F/F)级包括:一第一NAND闸包括:一第一输入,一第二输入,及一输出,第一及第二输入连接以分别接收转移装置之相关重置输出信号及第一反相器之反相时脉信号;一第二NAND闸包括:一第一输入,一第二输入,及一输出,第一及第二输入连接以分别接收转移装置之相关设定输出信号及第一反相器之反相时脉信号;一第三NAND闸包括:一第一输入,一第二输入,及一输出,第一及第二输入分别接至第一NAND闸之输出及第二反相器之反相ASRES信号;一NOR闸包括:一第一输入,一第二输入,及一输出,第一及第二输入分别接至第二NAND闸之输出及收到ASRES信号;及一NOR设定重置正反器(NOR S-R F/F)包括:一第一输入,一第二输入,一第一输出,及一第二输出,第一及第二输入分别接至第三NAND闸及NOR闸之输出,及连接第一及第二输出至第二设定重置正反器(S-R F/F)级之第一及第二输入。13.如申请专利范围第12项之控制器,其中NOR S-R F/F包括:一第一NOR闸及一第二NOR闸,其中第一及第二NOR闸之第一输入分别接至第三NAND闸及NOR闸之输出,第一及第二NOR闸之第二输入分别接至第二及第一NOR闸之输出,及第一及第二NOR闸之输出接至第二设定重置正反器(S-R F/F)级之第二及第一输入。14.如申请专利范围第9项之控制器,其中各第二设定重置正反器(S-R F/F)级包括:一第一NAND闸包括:一第一输入,一第二输入,及一输出,第一及第二输入连接以分别接收第一S-R F/F级之相关重置输出信号及收到时脉信号;一第二NAND闸包括:一第一输入,一第二输入,及一输出,第一及第二输入连接以分别接收第一S-R F/F级之相关设定输出信号及收到时脉信号;一第三NAND闸包括:一第一输入,一第二输入,及一输出,第一及第二输入分别接至第一NAND闸之输出及接收第二反相器之反相ASRES信号;一NOR闸包括:一第一输入,一第二输入,及一输出,第一及第二输入分别接至第二NAND闸之输出及接收收到ASRES信号;及一NOR设定重置正反器(NOR S-R F/F)包括:一第一输入,一第二输入,一第一输出,及一第二输出,第一及第二输入分别接至第三NAND闸及NOR闸之输出,而第一及第二输出传送一状态信号以表示一相关状态之状态15.如申请专利范围第12项之控制器,其中NOR S-RF/F包括:一第一NOR闸及一第二NOR闸,其中第一及第二NOR闸之第一输入分别接至第三NAND闸及NOR闸之输出,第一及第二NOR闸之第二输入分别接至第二及第一NOR闸之输出,及第一及第二NOR闸之输出提供状态信号以表示相关状态之状态。16.如申请专利范围第1项之控制器,其中输出装置包括:一输出矩阵包括:一群平行第一导线连接俾在一群平行第一导线之单独第一端,接收状态储存装置之复数个X状态输出信号;一群平行第二导线与平行第一导线群正交及在预设交叉点与平行第一导线群重叠;及诸第一连接装置,各第一连接装置与平行第一及第二导线群间之单独交叉点结合,当从状态储存装置接收之收到复数个X状态输出信号之预设者系一逻辑1信号时,用以选择性连接第一导线之预设单独者至接地电位;复数个M反相器,各反相器连接一单独第二导线之第二端,用以提供复数个M输出信号之单独者以控制产生器系统;及复数个M第二连接装置,各连接装置与平行第二导线群之导线之单独者结合用以连接反相器之输入,其连接平行第二导线群之单独导线之相同第二端至逻辑1信号。17.如申请专利范围第16项之控制器,其中第一连接装置包括单独之负场效电晶体(NFET),各NFET包括一闸极选择性连接(a)以接收相关状态输入信号,当状态输入信号包括一逻辑1値时,用以施加接地电位至平行第二导线群之相关导线,或(b)不论相关状态输入信号之逻辑値,藉由施加接地电位以防止NFET施加接地电位至平行第二导线群之相关导线。18.如申请专利范围第16项之控制器,其中第二连接装置包括单独之正场效电晶体(PFET),各PFET包括:一闸极其选择性连接至接地电位,一源极及一汲极其接在一预设逻辑1电位与平行第二导线群之相关导线之间,用以连接预设逻辑1电位至反相器输入,其接至平行第二导线群之单独导线之第二端。19.一种控制记忆晶片上远地系统之控制器其根据包括复数个X状态之状态图而操作,控制器包括:一评估装置,在任一时间从远地装置回应以评估至控制器之复数个N输入信号唯一者与复数个X状态信号唯一者之关系,及产生复数个Y输出信号其具有一预设逻辑値,当已符合一条件时即进入状态图中之次一状态,其中一状态信号及一输入信号已符合预设逻辑条件;一状态储存装置,其回应评估装置之复数个Y输出信号之一其具有一预设逻辑値,以产生修正之复数个X状态输出信号,俾将状态图中从复数个X状态之目前状态变成次一状态之指示传回评估装置;及一输出装置,回应状态储存装置修正之复数个X状态输出信号以产生M输出信号之单独预设者其与该次一状态相关用以控制产生器系统。20.如申请专利范围第19项之控制器,更包括一转移装置回应评估装置之复数个Y输出信号之预设者用以产生一输出信号,以指示要在状态图中从一状态变成次一状态。21.如申请专利范围第20项之控制器,其中一评估矩阵包括:一群平行第一导线及一群平行第二导线其互相正交且在预设位置重叠,连接复数个X状态信号用以在第一导线群之分开第一端接收,及连接远地装置之复数个N输入信号用以在平行第二导线群之另一组第一及第二导线之第一端接收,俾连接各组之相关平行第一导线以提供含一第一逻辑値之相关输入信号,及连接各组之平行第二导线以提供含一第二逻辑値之相关输入信号;及复数个双输入逻辑闸接至平行第二导线群单独子群之第二端,连接以接收复数个X状态,复数个逻辑闸之每一者(a)当接至逻辑闸第一输入之相关状态信号或接至逻辑闸第二输入之相关输入信号不具有一第二逻辑値时,即提供具有一第一逻辑値之输出信号,及(b)当状态信号之相关者及一输入信号具有一第二逻辑値时,提供具有一第二逻辑値之输出信号。22.如申请专利范围第21项之控制器,其中该评估装置中复数个双输入逻辑闸之每一者包括一NAND闸,其中双NAND闸之单独组与复数个X状态信号之单独组结合,各NAND闸接至其第一输入以接收一相关状态信号,及接至其第二输入以接收平行第一导体群之单独平行线,其连接以接收复数个X状态信号;及评估矩阵包括在评估矩阵之预设交叉点之选择性置入连接装置,用以选择性连接一预设第二导线至第一导线之预设者,其接至一预设NAND闸之第二输入。23.如申请专利范围第22项之控制器,其中连接装置包括单独导体,当控制器设计要改变时,其可选择性加入评估矩阵之预设第一及第二导线或者与其分开。24.如申请专利范围第21项之控制器,其中该评估装置更包括复数个N反相器,各反相器包括一输入用以接收复数个N输入信号之单独者,及一输出其接至另一组平行第二导线IN之相关平行第二导线之第一端,用以产生相关输入信号之反相逻辑値,用以在各组平行第二导线之相关平行第二导线上传送。25.如申请专利范围第20项之控制器,其中转移装置包括:一转移矩阵包括一平行第一导线群及一平行第二导线群其在预设位置重叠以提供交叉点,其中连接装置选择性设置在第二导线与第一导线间之预设交叉点,连接评估装置之复数个Y输出信号用以在平行第一导线群之单独第一端接收;及复数个双输入逻辑闸,其中各该逻辑闸之各输入连接平行第二导线群之单独导线,及连接一群其由(a)复数个Y输入信号之单独者,(b)一远地电压源之预设第一电位位准,或(c)一第二电位位准如接地电位组成,复数个双输入逻辑闸成对结合用以产生具有第一逻辑値之设定及重置输出信号,以指示何时在状态图中从一状态变成次一状态。26.如申请专利范围第20项之控制器,其中状态储存装置包括:复数个X设定重置正反器(S-R F/F)装置,其中各S-R F/F装置与状态图之单独状态结合,各S-R F/F装置回应:(a)与复数个X状态信号之单独者相关之转移装置之设定输出信号,用以产生一状态输出信号以指示现在进入状态图中之相关状态,及(b)与复数个X状态信号之单独者相关之转移装置之重置输出信号,用以产生一状态输出信号以指示现在离开状态图中之相关状态。27.如申请专利范围第26项之控制器,其中各S-R F/F装置包括:一第一反相器用以接收一远地产生之时脉信号及产生一反相时脉输出信号;一第二反相器用以接收一远地产生之非同步重置(ASRES)信号及从其产生一反相ASRES输出信号;一第一设定重置正反器(S-R F/F)级,连接以(a)分别在第一及第二点从状态图之复数个X状态之单独者相关转移装置接收相关重置及设定输出信号,(b)从第一反相器接收反相时脉输出信号,(c)接收收到之ASRES信号,及(d)从第二反相器接收反相ASRES输出信号,用以在第一S-R F/F级之第一及第二输出从该收到信号产生预设设定及重置输出信号;一第二设定重置正反器(S-R F/F)级,连接(a)以便从第一S-R F/F级接收预设之第一及第二输出信号,(b)接收收到之时脉信号,(c)接收收到之ASRES信号,及(d)从第二反相器接收反相ASRES输出信号,用以从该收到信号产生预设之第一及第二输出信号以表示状态储存装置中复数个X状态输出信号之单独者状态。28.如申请专利范围第27项之控制器,其中该状态储存装置中当收到ASRES信号具有一逻辑1値,则复数个X设定重置正反器装置之每一者中之第一S-R F/F级及第二S-R F/F级即锁住,以产生逻辑0输出信号,其与设定及重置输入信号及收到时脉信号之逻辑値无关,以确保进入状态图时所有第一及第二S-R F/F级之正确重置;及当收到ASRES信号具有一逻辑0値,则第一及第二S-R F/F级都在与设定及重置输入信号及收到时脉信号之逻辑値相关之下以预设方式操作。29.如申请专利范围第27项之控制器,其中该状态储存装置中只要收到时脉信号具有一逻辑0値,第一S-R F/F级即从状态图之单独预设状态相关之转移装置中储存收到设定及重置输入信号之逻辑値;只要收到时脉信号具有一逻辑1値,第一S-R F/F级即锁在其目前情况,而第二S-R F/F级即解锁以接收设定及重置信号之目前逻辑値且储存它,该信号储存在第一S-R F/F级;及当收到时脉信号从一逻辑0値升至一逻辑1値时,即操作第一S-R F/F级用以传送储存其中之目前逻辑値至第二S-R F/F级,且转移装置中设定及重置输出信号之任何变化不影响第一S-R F/F级中储存之逻辑値。30.如申请专利范围第27项之控制器,其中各第一设定重置正反器(S-R F/F)级包括:一第一NAND闸包括:一第一输入,一第二输入,及一输出,第一及第二输入连接以分别接收转移装置之相关重置输出信号及第一反相器之反相时脉信号;一第二NAND闸包括:一第一输入,一第二输入,及一输出,第一及第二输入连接以分别接收转移装置之相关设定输出信号及第一反相器之反相时脉信号;一第三NAND闸包括:一第一输入,一第二输入,及一输出,第一及第二输入分别接至第一NAND闸之输出及第二反相器之反相ASRES信号;一NOR闸包括:一第一输入,一第二输入,及一输出,第一及第二输入分别接至第二NAND闸之输出及收到ASRES信号;及一NOR设定重置正反器(NOR S-R F/F)包括:一第一输入,一第二输入,一第一输出,及一第二输出,第一及第二输入分别接至第三NAND闸及NOR闸之输出,及连接第一及第二输出至第二设定重置正反器(S-R F/F)级之第一及第二输入。31.如申请专利范围第30项之控制器,其中NOR S-R F/F包括:一第一NOR闸及一第二NOR闸,其中第一及第二NOR闸之第一输入分别接至第三NAND闸及NOR闸之输出,第一及第二NOR闸之第二输入分别接至第二及第一NOR闸之输出,及第一及第二NOR闸之输出接至第二设定重置正反器(S-R F/F)级之第二及第一输入。32.如申请专利范围第27项之控制器,其中各第二设定重置正反器(S-R F/F)级包括:一第一NAND闸包括:一第一输入,一第二输入,及一输出,第一及第二输入连接以分别接收第一S-R F/F级之相关重置输出信号及收到时脉信号;一第二NAND闸包括:一第一输入,一第二输入,及一输出,第一及第二输入连接以分别接收第一S-R F/F级之相关设定输出信号及收到时脉信号;一第三NAND闸包括:一第一输入,一第二输入,及一输出,第一及第二输入分别接至第一NAND闸之输出及接收第二反相器之反相ASRES信号;一NOR闸包括:一第一输入,一第二输入,及一输出,第一及第二输入分别接至第二NAND闸之输出及接收收到ASRES信号;及一NOR设定重置正反器(NOR S-R F/F)包括:一第一输入,一第二输入,一第一输出,及一第二输出,第一及第二输入分别接至第三NAND闸及NOR闸之输出,而第一及第二输出传送一状态信号以表示一相关状态之状态。33.如申请专利范围第30项之控制器,其中NORS-R F/F包括:一第一NOR闸及一第二NOR闸,其中第一及第二NOR闸之第一输入分别接至第三NAND闸及NOR闸之输出,第一及第二NOR闸之第二输入分别接至第二及第一NOR闸之输出,及第一及第二NOR闸之输出提供状态信号以表示相关状态之状态。34.如申请专利范围第20项之控制器,其中输出装置包括:一输出矩阵包括:一群平行第一导线连接俾在一群平行第一导线之单独第一端,接收状态储存装置之复数个X状态输出信号;一群平行第二导线与平行第一导线群正交及在预设交叉点与平行第一导线群重叠;及诸第一连接装置,各第一连接装置与平行第一及第二导线群间之单独交叉点结合,当从状态储存装置接收之收到复数个X状态输出信号之预设者系一逻辑1信号时,用以选择性连接第一导线之预设单独者至接地电位;复数个M反相器,各反相器连接一单独第二导线之第二端,用以提供复数个M输出信号之单独者以控制产生器系统;及复数个M第二连接装置,各连接装置与平行第二导线群之导线之单独者结合用以连接反相器之输入,其连接平行第二导线群之单独导线之相同第二端至逻辑1信号。35.如申请专利范围第34项之控制器,其中第一连接装置包括单独之负场效电晶体(NFET),各NFET包括一闸极选择性连接(a)以接收相关状态输入信号,当状态输入信号包括一逻辑1値时,用以施加接地电位至平行第二导线群之相关导线,或(b)不论相关状态输入信号之逻辑値,藉由施加接地电位以防止NFET施加接地电位至平行第二导线群之相关导线。36.如申请专利范围第34项之控制器,其中第二连接装置包括单独之正场效电晶体(PFET),各PFET包括:一闸极其选择性连接至接地电位,一源极及一汲极其接在一预设逻辑1电位与平行第二导线群之相关导线之间,用以连接预设逻辑1电位至反相器输入,其接至平行第二导线群之单独导线之第二端。37.一种控制记忆晶片上产生器系统之方法,控制器根据包括复数个X状态之状态图以状态机器来操作,该方法包括以下步骤:(a)在一评估装置于任一时间评估远地装置之复数个N输入信号唯一预设者与复数个X状态信号唯一预设者之关系;(b)从具有一预设逻辑値之评估装置中产生复数个Y输出信号之一,当已符合一条件时指示一次一状态要进入状态图,其中一状态信号及一输入信号经评估已符合预设逻辑条件;(c)在一状态储存装置中产生修正之复数个X状态输出信号以回应步骤(b)中评估装置之复数个Y输出信号,俾将状态图中从复数个X状态之目前状态变成次一状态之指示传回评估装置;及(d)在一输出装置产生复数个M输出信号之单独预设者,其与该次一状态相关用以控制产生器系统以回应步骤(c)中状态储存装置之修正复数个X状态输出信号。38.如申请专利范围第37项之方法,更包括以下步骤:(e)在执行步骤(c)之前,在一状态储存装置接收评估装置之复数个Y输出信号输出信号之预设者,用以产生一输出信号至状态储存装置以指示要在图中从一状态变成次一状态。39.如申请专利范围第38项之方法,其中转移装置包括一转移矩阵,其包括复数个第一平行导线及复数个第二平行导线,其互相正交且在其重叠点具有交叉点,其中在控制器设计之任何时段在任一交叉点藉由加入或去除一连接装置即可在转移矩阵中作程式改变。40.如申请专利范围第38项之方法,其中状态储存装置包括复数个X设定重置正反器(S-R F/F)装置,其中各S-R F/F装置与状态图之单独X状态结合,且在执行步骤(c)之前执行以下子步骤:(c1)在一S-R F/F装置中产生一状态输出信号,当S-R F/F装置从转移装置接收一单独设定输出信号其与复数个X状态信号之对应者相关,即指示现在进入状态图中之相关状态;及(c2)在一S-R F/F装置中产生一状态输出信号,当S-R F/F装置从转移装置接收一单独设定输出信号其与复数个X状态信号之对应者相关,即指示离开状态图中之相关状态。41.如申请专利范围第37项之方法,其中评估装置包括一评估矩阵,其包括复数个第一平行导线及复数个第二平行导线,其互相正交且在其重叠点具有交叉点,其中在控制器设计之任何时段在任一交叉点藉由加入或去除一连接装置即可在评估矩阵中作程式改变。42.如申请专利范围第38项之方法,其中状态储存装置回应一时脉信号及设定及重置信号其形成状态图中预设状态下转移装置之输出信号,状态储存装置包括复数个X设定重置正反器(S-R F/F)装置,其包括单独之第一及第二S-R F/F级,其在复数个X状态之每一者中串联,且在执行步骤(c)之前执行以下子步骤:(c1)只要收到时脉信号具有一逻辑0値,与状态图之单独预设状态相关之转移装置之收到设定及重置输入信号之逻辑値,即储存在第一S-R F/F级中;(c2)只要收到时脉信号具有一逻辑1値,即锁住第一S-R F/F级在其目前情况,及解锁第二S-R F/F级以接收存在第一S-R F/F级中设定及重置信号之目前逻辑値,且储存在其中;及(c3)当收到时脉信号从一逻辑0値升至一逻辑1値,即传送存在第一S-R F/F级中之目前逻辑値至第二S-R F/F级,此时转移装置中设定及重置输出信号之任何变化不影响存在第一S-R F/F级中之逻辑値。43.如申请专利范围第42项之方法,其中状态储存装置回应一非同步重置(ASRES)输入信号及设定及重置信号,其形成转移装置之输出信号,该方法更包括以下子步骤:(c4)当收到ASRES信号具有一逻辑1値,即锁住第一S-R F/F级及第二S-R F/F级在复数个X设定重置正反器装置之每一者中,在与设定及重置输入信号及收到时脉信号之逻辑値无关之下用以产生一逻辑"0"输出信号,以确保当进入状态图时所有第一及第二S-R F/F级之正确重置;及(c5)当收到ASRES信号具有一逻辑0値,则第一及第二S-R F/F级都在与设定及重置输入信号及收到时脉信号之逻辑値相关之下以预设方式操作至第一S-R F/F级。44.如申请专利范围第37项之方法,其中在执行步骤(d),输出装置包括一输出矩阵,其包括:复数个第一平行导线用以(a)接收状态储存装置之复数个X状态信号,(b)一单独逻辑1値,及(c)一单独接地电位信号至第一平行导线之单独者,及复数个第二平行导线,其互相正交且在其重叠点具有交叉点,第二导线供给逻辑信号至其第一端用以产生复数个M输出信号,其中在控制器设计之任何时段在任一交叉点藉由改变一连接装置即可在转移矩阵中作程式改变。45.如申请专利范围第44项之方法,其中输出矩阵之各交叉点间之第一连接装置包括一单独负场效电晶体(NFET)其包括一闸极,且在执行步骤(d)中执行以下步骤:(d1)选择性连接一预设状态输入信号相关之第一导线与一预设NFET之闸极,当状态输入信号包括一逻辑1値时,在输出矩阵中之相关交叉点用以施加接地电位至平行第二导线群之相关导线;及(d2)在输出矩阵中之预设交叉点选择性连接接地电位至一预设NFET之闸极,不论相关状态输入信号之逻辑値都可防止NFET施加接地电位至平行第二导线群之相关导线。46.如申请专利范围第45项之方法,其中输出矩阵更包括单独反相器接至平行第二导线群之各导线第一端,及第二连接装置包括单独之正场效电晶体(PFET),各PFET包括:一闸极,一源极及一汲极,且在执行步骤(d)中更执行以下子步骤:(d3)选择性连接各PFET至接地电位,而源极及汲极接在一预设逻辑1电位与平行第二导线群之相关导线之间,用以连接预设逻辑1电位至反相器输入,其接至平行第二导线群之单独导线之第二端。图式简单说明:图1是产生控制器的状态图的一般型式,该产生控制器由产生控制器之状态机器使用以控制习用十亿(GB)动态随机存取记忆体(DRAM)晶片的产生器系统;图2,3显示部分状态图的不同典型装置,以便在2个逻辑値AND合并输入变数上从第一状态变成第二状态;图4,5显示部分状态图的不同典型装置,以便在2个逻辑値OR合并输入变数上从第一状态变成第二状态;图6,7显示部分状态图的不同典型状态变化,以便在2个可能接续者的第二及第三状态中从第一状态条件分支出去;图8,9显示部分状态图的不同典型状态变化,其中3个状态具有一共同后续状态;图10显示根据本发明的动态随机存取记忆体(DRAM)晶片的产生器系统的控制器方块图;图11显示复数个对应典型设定重置主从正反器之一的电路图,该正反器用于典型状态储存装置其形成根据本发明的图10的部分控制器;图12显示典型评估装置的电路图,其形成根据本发明的图10的部分控制器;图13显示一状态图以说明图12的典型评估装置的操作及结构;图14显示一典型转移装置的电路图,其形成根据本发明的图10的部分控制器;图15显示一典型输出装置的电路图,其形成根据本发明的图10的部分控制器;图16A及图16B显示图10典型控制器的整体配置,包括状态储存装置,评估装置,及转移装置的电路,其分别如图11,12及14所示,在一典型线性状态图中操作,该状态图包括5个状态如根据本发明的图13所示;图17显示图16典型控制器的模拟结果的时序图,这是当控制器根据本发明而执行图14的典型线性状态图时;及图18显示一部分矩阵的典型配置,其可根据本发明分别用于图12,图14的评估装置及/或转移装置。 |
