| 主权项 |
1.一种静电放电保护装置,设置于一接合垫与一第一测试点及第二测试点之间,包括:一第一静电放电箝制元件,耦接于上述接合垫及上述第二测试点,当上述接合垫之电压位准达到一第一既定位准时,则导通;一第一二极体,上述第一二极体之正极端系耦接于上述第二测试点,而负极端系耦接于上述接合垫;一第二静电放电箝制元件,耦接于上述第一测试点及上述第二测试点,当上述第一测试点之电压位准达到一第二既定位准时,则导通;及一第二二极体,上述第二二极体之正极端系耦接于上述第二测试点,而负极端系耦接于上述第一测试点。2.如申请专利范围第1项所述之静电放电保护装置,其中上述第一静电放电箝制元件为SCR装置。3.如申请专利范围第2项所述之静电放电保护装置,其中上述第二静电放电箝制元件为串列二极体。4.如申请专利范围第3项所述之静电放电保护装置,其中上述第二静电放电箝制元件为至少一MOS电晶体。5.一种静电放电保护装置,设置于一接合垫与一第一测试点及第二测试点之间,包括:一第一型基底,耦接于上述第二测试点;一第一静电放电箝制元件,耦接于上述接合垫并形成于上述第一型基底,当上述接合垫之电压位准达到一第一既定位准时,则导通,其中,上述第一静电放电箝制元件具有一寄生二极体,上述寄生二极体之正极端系耦接于上述第二测试点,而负极端系耦接于上述接合垫;一第二型掺杂区,形成于上述第一型基底,并耦接于上述第一测试点;及一第二静电放电箝制元件,耦接于上述第一测试点及上述第二测试点,当上述第一测试点之电压位准达到一第二既定位准时,则导通。6.如申请专利范围第5项所述之静电放电保护装置,更包括一第二型井,形成于上述第一型基底。7.如申请专利范围第6项所述之静电放电保护装置,其中上述第二型掺杂区系形成于上述第二型井。8.如申请专利范围第7项所述之静电放电保护装置,其中上述第一静电放电箝制元件为SCR装置。9.如申请专利范围第8项所述之静电放电保护装置,其中上述第二静电放电箝制元件为串列二极体。10.如申请专利范围第8项所述之静电放电保护装置,其中上述第二静电放电箝制元件为至少一MOS电晶体。11.如申请专利范围第10项所述之静电放电保护装置,其中上述第一型基底为P型基底。12.如申请专利范围第11项所述之静电放电保护装置,其中上述第二型掺杂区为N型掺杂区。13.如申请专利范围第12项所述之静电放电保护装置,其中上述第二型井为N型井。图式简单说明:第1图系显示传统静电放电保护装置之电路架构图。第2图为积体电路进行四种ESD测试的四种脚位连接模式之示意图。第3图系显示根据本发明实施例所述之静电放电保护装置之电路架构图。第4图系显示根据本发明实施例所述之静电放电保护装置之一例的上视图。第5图系显示沿第4图AA'线之剖面图。 |
