发明名称 电子装置
摘要 一种电子装置,其中在不增加光罩数的前提下,可防止电子装置的退化,并改善孔径比。在此种电子装置中,将第一电极(113)配置在不同于闸极导线(145)层的另一层上,且像素开关TFT的半导体层叠置在闸极导线(145)上,以使其遮光。因此,可抑制TFT的退化,并实现高的孔径比。
申请公布号 TW521303 申请公布日期 2003.02.21
申请号 TW090102367 申请日期 2001.02.05
申请人 半导体能源研究所股份有限公司 发明人 山崎舜平;小山润;犬饲和隆
分类号 H01L21/00 主分类号 H01L21/00
代理机构 代理人 林志刚 台北市中山区南京东路二段一二五号七楼
主权项 1.一种电子装置,包含:一开关电晶体;一电流控制电晶体;一发光元件;该开关电晶体包含:一半导体层提供在一基底上;一源极区和一汲极区提供在该半导体层上;一通道形成区提供在介于源极区和汲极区间之半导体层中;一闸电极提供在该通道形成区上方,其间夹着一闸极绝缘膜;一内层绝缘膜提供在该闸电极上;和一闸极接线连接至该闸电极且提供在该内层绝缘膜上,并重叠至少该通道形成区。2.如申请专利范围第1项之装置,其中该半导体层具有叠置于该闸极导线的区域。3.如申请专利范围第2项之装置,其中该叠置于该闸极导线之半导体层的该区域包括至少该通道形成区。4.如申请专利范围第2项之装置,其中该叠置于该闸极导线之半导体层的该区域包括至少介于该通道形成区与该汲极区的区域。5.如申请专利范围第2项之装置,其中该叠置于该闸极导线之半导体层的该区域包括至少介于该通道形成区与该源极区的区域。6.如申请专利范围第2项之装置,其中该半导体层包括多个通道形成区;且其中该叠置于该闸极导线之半导体层的该区域包括至少存在于该通道形成区与另一通道形成区间的一区域。7.如申请专利范围第2项之装置,其中叠置于该通道形成区的电极包括闸极。8.如申请专利范围第1项之装置,其中该电极与该源极导线由相同的材料所构成。9.如申请专利范围第1项之装置,其中每一该闸极导线由含有下列群组的薄膜所形成:W,Wsix,Al,Cu,Ta,Cr,Mo及掺有加入导电型杂质元素的聚合-矽,或由该薄膜所形成的叠层薄膜。10.一种电子装置,包含:一开关电晶体;一电流控制电晶体;一消除电晶体;一发光元件;该开关电晶体包含:一半导体层提供在一基底上;一源极区和一汲极区提供在该半导体层上;一通道形成区提供在介于源极区和汲极区间之半导体层中;一闸电极提供在该通道形成区上方,其间夹着一闸极绝缘膜;一内层绝缘膜提供在该闸电极上;和一间极接线连接至该闸电极且提供在该内层绝缘膜上,并重叠至少该通道形成区。11.一种电子装置,包含:一开关电晶体;一电流控制电晶体;一消除电晶体;一发光元件;该消除电晶体包含:一半导体层提供在一基底上;一源极区和一汲极区提供在该半导体层上;一通道形成区提供在介于源极区和汲极区间之半导体层中;一闸电极提供在该通道形成区上方,其间夹着一闸极绝缘膜;一内层绝缘膜提供在该闸电极上;和一闸极接线连接至该闸电极且提供在该内层绝缘膜上,并重叠至少该通道形成区。12.如申请专利范围第11项之装置,其中该半导体层具有叠置于该第二闸极导线的区域。13.如申请专利范围第12项之装置,其中该叠置于该第二间极导线之半导体层的该区域包括至少该通道形成区。14.如申请专利范围第11项之装置,其中叠置于该通道形成区的该第一电极包括闸极。15.如申请专利范围第11项之装置,其中该第二电极包括该电流控制TFT的闸极,其连接至该开关TFT的汲极。16.如申请专利范围第11项之装置,其中该第二电极与该源极导线由相同的材料所构成。17.如申请专利范围第11项之装置,其中该第一闸极导线与该第二闸极导线由含有下列群组的薄膜所形成:W,Wsix,Al,Cu,Ta,Cr,Mo及掺有加入导电型杂质元素的聚合-矽,或由该薄膜所形成的叠层薄膜。18.如申请专利范围第1项之电子装置,其中该电子装置系使用于选自以个人电脑、摄影机、可携式资讯终端、数位相机、数位影音光碟播放器、和电子播放装置所组成的群之一电子设备以当作其显示部位。19.如申请专利范围第10项之电子装置,其中该电子装置系使用于选自以个人电脑、摄影机、可携式资讯终端、数位相机、数位影音光碟播放器、和电子播放装置所组成的群之一电子设备以当作其显示部位。20.如申请专利范围第11项之电子装置,其中该电子装置系使用于选自以个人电脑、摄影机、可携式资讯终端、数位相机、数位影音光碟播放器、和电子播放装置所组成的群之一电子设备以当作其显示部位。图式简单说明:图1为依据本发明第一实施例之像素部位的上视图。图2显示依据本发明第一实施例之像素部位的等效电路。图3A至3E显示依据第一实施例之主动阵列型基底的制程图4A至4D显示依据第一实施例之主动阵列型基底的制程。图5A至5C显示依据第一实施例之主动阵列型基底的制程。图6A及6B为依据第一实施例之主动阵列型EL显示装置的上视图及剖面图。图7A至7C为依据本发明第四实施例之像素部位的上视图。图8为依据本发明第七实施例之像素部位的上视图。图9显示依据本发明第七实施例之像素部位的等效电路。图10A及10B为依据第八实施例之主动阵列型EL显示装置的上视图及剖面图。图11显示依据本发明第十实施例的制造装置。图12A至12F显示依据本发明第十一实施例的电子设备例。图13A及13B显示依据本发明第十一实施例的电子设备例。
地址 日本