| 主权项 |
1.一种RS解码器除错方法,可使用一般性计算机来更正资料的错误,此错误资料为经由RS(Reed-Solomon)编码过的资料,更正的步骤包括:提供一定义改良式错误位置多项式及改良式错误値多项式;提供一改良式Berlekamp-Massey叠代演算法同时求得改良式错误位置多项式及改良式错误値多项式;以及提供一改良式Forney演算法直接求得错误値大小。2.依申请专利范围第1项所述RS解码器除错方法中,进一步包含:使用一般计算机依据下列方程式定义改良式错误位置多项式及使用一般计算机依据下列方程式定义改良式错误値多项式3.依申请专利范围第1项所述RS解码器除错方法中,进一步包含:使用一般计算机以改良式Berlekamp-Massey叠代演算法,同时求得改良式错误位置多项式及改良式错误値多项式,而叠代运算过程不使用有限体反元素运算及多项式除法运算。4.依申请专利范围第3项所述改良式Berlekamp-Massey叠代演算法中,这叠代运算步骤包含:(a).使用一般性计算机定义初値:(b).使用一般性计算机设定:k=k+1若k=d-l则停止,否则定义(c).使用一般性的计算机运算:(d).返回(a)步骤。5.依申请专利范围第1项所述RS解码器除错方法中,进一步包含:使用一般计算机依据下列方程式,以改良式Forney演算法直接求得错误値大小6.一种RS解码器除错方法,可使用电路设备来更正资料的错误,此错误资料为经由RS(Reed-Solomon)编码过的资料,更正的步骤包括:提供一定义改良式错误位置多项式及改良式错误値多项式;提供一改良式Berlekamp-Massey叠代演算法同时求得改良式错误位置多项式及改良式错误値多项式;以及提供一改良式Forney演算法直接求得错误値大小。7.依申请专利范围第6项所述RS解码器除错方法中,电路设备包含一般电路、内嵌式处理器(processor-embedded circuit)、可程式化逻辑(FPGA)以及特殊应用积体电路(ASIC)。8.依申请专利范围第6项所述RS解码器除错方法中,进一步包含:使用电路设备依据下列方接式定义改良式错误位置多项式及使用电路设备依据下列方程式定义改良式错误値多项式9.依申请专利范围第6项所述RS解码器除错方法中,进一步包含:使用电路设备以改良式Berlekamp-Massey叠代演算法,同时求得改良式错误位置多项式及改良式错误値多项式,而叠代运算过程不使用有限体反元素运算及多项式除法运算。10.依申请专利范围第9项所述改良式Berlekamp-Massey叠代演算法中,这叠代运算步骤包含:(a).使用电路设备定义初値:(b).使用电路设备设定:k=k+1若k=d-1则停止,否则定义(c).使用电路设备运算:(d).返回(a)步骤。11.依申请专利范围第6项所述RS解码器除错方法中,进一步包含:使用电路设备依据下列方程式,以改良式Forney演算法直接求得错误値大小图式简单说明:第一图:系本发明管线式(255,223)RS解码器系统方块图。第二图:系本发明循序计算改良式Berlekamp-Massey演算法。第三图:系本发明Chien search方块图。第四图:系本发明在VLSI实现之叠代电路与多项式计算电路。 |
