Phasendifferenzerfassungsschaltung

摘要

Bereitgestellt wird eine Phasendifferenzerfassungsschaltung, die eine Flipflop-Schaltung 2 zum Vergleich der Phase eines Eingangssignals A mit der Phase eines Eingangssignals B und zur Ausgabe des Vergleichsergebnisses, Flipflop-Schaltungen 3P1 bis 3Pn zum Vergleich der Phasen der jeweils durch Verzögerungsschaltungen 1P1 bis 1Pn verzögerten Eingangssignale A mit der Phase des Eingangssignals B und zur Ausgabe der Vergleichsergebnisse und Flipflop-Schaltungen 3N1 bis 3Nn zum Vergleich der Phase des Eingangssignals A mit den Phasen der jeweils durch Verzögerungsschaltungen 1N1 bis 1Nn verzögerten Eingangssignale B und zur Ausgabe der Vergleichsergebnisse beinhaltet.