集成电路的内建电感及利用深沟渠阻断寄生电流的结构

摘要

一种在集成电路内利用内建电感元件阻断寄生电流的元件结构，将侧面形成如栅状结构的相互平行的深沟渠电容元件。利用此深沟渠储存电荷，可以阻断基底产生的寄生损失电流。集成电路内有主动元件区，配置复数个主动元件，以场氧化层做隔离。电感在沟渠的正上方，沟渠以干蚀刻形成，深度为0.5微米至10微米之间。

主权项

1、一种集成电路的内建电感及利用深沟渠阻断寄生电流的结构，包含有内建电感元件及阻断该电感元件产生寄生损失电流的元件结构，其特征在于，至少包括：一半导体基底；在所述基底上形成有源元件区、场氧化隔离区、和侧面形成如栅状结构的相互平行的深沟渠式电容元件；所述复数个相互平行的深沟渠式电容元件配置于所述基底，电荷将被储存在所述基底中；所述复数个相互平行的深沟渠电容元件构造包含有通过沟渠蚀刻形成的深沟渠、在所述深沟渠的表面上形成的沟渠介电层、填充所述深沟渠的掺杂的多晶硅，所述沟渠式电容可阻断内建电感元件于所述基底中产生的寄生损失电流；复数个有源元件，配置于所述有源元件区，形成在所述基底表面的复数个场氧化隔离区作为有源元件间的隔离功能；一介电层，覆盖在所述有源元件、所述场氧化隔离区及所述沟渠式电容元件之上，用于绝缘隔离；电感元件，配置于所述沟渠式电容元件的正上方，位于所述电感元件和所述沟渠式电容元件之间的介电层作为隔离绝缘层。