发明名称 | 一种串口防吊死电路 | ||
摘要 | 本实用新型公开了一种串口防吊死电路,该电路位于CPU的异步串行通信控制器的数据发送端与串行总线之间,至少包括用于计时的定时电路、用于控制异步串行通信控制器的数据发送端与总线连接状态的逻辑控制电路;异步串行通信控制器的数据发送端连接至所述定时电路的启动计时端;定时电路的串口输出控制端、异步串行通信控制器的数据发送端连接至所述逻辑控制电路的输入端;来自外部的独立时钟信号送至定时电路的时钟信号端;逻辑控制电路的输出端连接至串行总线。所述定时电路可用555集成定时器实现,或用可编程逻辑器件实现。该电路在串口数据发送期间,给数据开一个时间窗,即使CPU死机,CPU串口发送端仍保持高电平,保证串口总线的正常通信。 | ||
申请公布号 | CN2537177Y | 申请公布日期 | 2003.02.19 |
申请号 | CN02202999.0 | 申请日期 | 2002.02.06 |
申请人 | 华为技术有限公司 | 发明人 | 谢寿波;王勇;万守银 |
分类号 | H04L12/02;H04L29/02 | 主分类号 | H04L12/02 |
代理机构 | 北京德琦专利代理有限公司 | 代理人 | 王琦 |
主权项 | 1、一种串口防吊死电路,其特征在于,该电路位于CPU中异步串行通信控制器的数据发送端与串行总线之间,其至少包括用于计时的定时电路、用于控制异步串行通信控制器的数据发送端与总线连接状态的逻辑控制电路;异步串行通信控制器的数据发送端连接至所述定时电路的启动计时端;定时电路的串口输出控制端、异步串行通信控制器的数据发送端连接至所述的用于控制异步串行通信控制器的数据发送端与总线连接状态的逻辑控制电路的输入端;来自外部的独立时钟信号送至定时电路的时钟信号端;所述的用于控制异步串行通信控制器的数据发送端与总线连接状态的逻辑控制电路的输出端连接至串行总线。 | ||
地址 | 518057广东省深圳市科技园科发路华为用服大厦 |