发明名称 | 数字锁相环 | ||
摘要 | 本发明提出一种具有数控振荡器(3)的数字锁相环,其中由鉴相装置(1)确定根据振荡器(3)的输出时钟(f)推导出的时钟与基准时钟(f<SUB>ref</SUB>)之间的相位差并将其转换成一数字控制值。鉴相装置(1)的数字控制值通过数字滤波器(2)被输送给数控振荡器(3),以便对其输出时钟(f)进行相应的调整。由于采用了本发明的这种结构设计,因而可以应用任意的数字环路滤波器(2)。 | ||
申请公布号 | CN1398455A | 申请公布日期 | 2003.02.19 |
申请号 | CN01804819.6 | 申请日期 | 2001.05.08 |
申请人 | 印芬龙科技股份有限公司 | 发明人 | 尼古拉·达达尔特;克里斯托夫·桑德纳 |
分类号 | H03L7/091 | 主分类号 | H03L7/091 |
代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 王仲贤 |
主权项 | 1.一种数字锁相环,具有:一个用于产生特定输出时钟(f)的数控振荡器(3),一个鉴相装置(1),所述鉴项装置用于检测一个取决于数控振荡器(3)的输出时钟(f)的时钟与一个基准时钟(fref)之间的模拟相位差并用于将检测出的模拟相位差转换成数控振荡器(3)的相应的数字控制值,和一个数字环路滤波器(2),通过该数字环路滤波器鉴相装置(1)的数字控制值被输送给数控振荡器(3),以便对输出时钟(f)进行设定,鉴相器(24),所述鉴相器根据相位差产生第一脉冲信号(UP)和第二脉冲信号(DOWN),其中当取决于数控振荡器(3)的输出时钟(f)的时钟小于基准时钟(fref)时,则产生第一脉冲信号(UP)的脉冲,而当取决于数控振荡器(3)的输出时钟(f)的时钟大于基准时钟(fref)时,则产生第二脉冲信号(DOWN)的脉冲,和量化装置(8)将把在第一脉冲信号(UP)和第二脉冲信号(DOWN)的脉冲内包含的有关相位差的信息转换成相应的数字控制值。 | ||
地址 | 德国慕尼黑 |