发明名称 PIPELINE ANALOG-TO-DIGITAL CONVERTER WITH ON-CHIP DIGITAL CALIBRATION
摘要 <p>A multi-stage pipeline analog-to-digital converter employs an internal digital domain error detection and calibration algorithm to eliminate accumulated digital truncation errors to thereby improve its accuracy and linearity.</p>
申请公布号 WO2003013002(A1) 申请公布日期 2003.02.13
申请号 US2002023934 申请日期 2002.07.26
申请人 发明人
分类号 主分类号
代理机构 代理人
主权项
地址