| 发明名称 | 静态随机存取单元及其制造方法 | ||
| 摘要 | 本发明公开了一种具有被提高的单元比的SRAM单元及其制造方法。根据本发明的一种包括分别具有LDD结构的源/漏极区的下拉元件、存取元件和上拉元件的SRAM单元，其中存取元件的源/漏极区包括N<SUP>+</SUP>源/漏极区、形成于N<SUP>+</SUP>源/漏极区下部的N<SUP>-</SUP>源/漏极区、P<SUP>-</SUP>杂质区，N<SUP>-</SUP>源/漏极区与P<SUP>-</SUP>杂质区部分重叠。所述存取元件的所述P<SUP>-</SUP>杂质区与所述N<SUP>-</SUP>源/漏极区相重叠的区域的N型杂质浓度低于所述N<SUP>-</SUP>源/漏极区的杂质浓度。 | ||
| 申请公布号 | CN1101599C | 申请公布日期 | 2003.02.12 |
| 申请号 | CN97113410.3 | 申请日期 | 1997.03.28 |
| 申请人 | 现代电子产业株式会社 | 发明人 | 金载甲 |
| 分类号 | H01L27/11;H01L21/8244 | 主分类号 | H01L27/11 |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 杨梧 |
| 主权项 | 1.一种SRAM单元，包括分别具有LDD结构的源/漏极区的下拉元件、存取元件和上拉元件，其特征在于：所述存取元件的源/漏极区包括N+源/漏极区、在所述N+源/漏极区下部形成的N-源/漏极区、P-杂质区，所述N-源/漏极区与P-杂质区部分重叠；所述存取元件的所述P-杂质区与所述N-源/漏极区相重叠的区域的N型杂质浓度低于所述N-源/漏极区的杂质浓度。 | ||
| 地址 | 韩国京畿道 | ||