用于快速存储器的比特映象寻址方案

摘要

公开了用于对一个具有存贮了n个二进制比特的存储器单元(B0-B15)的存储器设备进行读出和写入访问的读出路径和写入路径体系结构。“基于输出”的体系结构为每个比特提供一个输出，这样每个被选存储器单元(30和35)映射到n个输出(D0-D1)，并且存储在被选存储器单元(30和35)中的n个比特是并行地读出。“基于地址”的体系结构为每个比特提供一个地址，这样每个被选存储器单元(30和35)映射到一个输出，并且存储在被选存储器单元中的n个比特是串行地读出。

主权项

1.在一个快速电可擦除可编程只读存储器电路中，用于选择地访问存储在多个数据块(B0，B1)其中之一的数据的一读出路径电路，各数据块包含至少一个存储n个比特的存储器单元，其中n大于1，读出路径电路具有许多n个输出并且一行译码电路(10)连接到数据块(B0，B1)，该读出路径电路还包括：一个第一列译码电路(20)，连接到第一数据块(B0)的一个第一存储器单元(30)，用于连同行译码电路(10)响应于一个地址对第一存储器单元进行寻址；一个第二列译码电路(25)，连接到第二数据块(B1)的一个第一存储器单元(35)，用于连同所述行译码电路(10)响应于该地址对第二数据决(B1)的第一存储器单元(35)进行寻址；一个读出电路(40)，用于确定存贮在被选存储器单元中的n个比特中的每个以及将n个比特中的每个输出至n个输出中相应的一个；以及一个选择电路(71，72，73)，用于选择地将第一数据块(B0)的第一存储器单元(30)或第二数据块(B1)的第一存储器单元(35)连接到读出电路(40)，以响应选择信号(70)。