半导体存储装置

摘要

本发明提供一种能够减少半导体存储装置中信号延迟的半导体存储装置。该半导体存储装置的结构如图1(b)的剖面图所示，位线BLUn具有沿存储单元群10向列方向延伸的延伸部16A及16B和与形成在Si衬底15上的各存储单元的存取晶体管(未图示)连接的接点插头14。位线BLDn具有沿存储单元群10向列方向延伸的延伸部17和与形成在Si衬底15上的各存储单元的存取晶体管(未图示)连接的接点插头14。还有，位线/BLUn及/BLDn也分别具有与位线BLUn及BLDn完全相同的结构。

主权项

1.一种半导体存储装置，其特征在于：它具备：衬底、在所述衬底的主面上矩阵状配置的多个存储单元、各列配置、为检测在列方向上配置的多个存储单元数据的读出放大器、形成在所述衬底上的多个布线层、在一列中与配置在一列上的多个存储单元连接的多个数据线；所述多个数据线用相互不同的路径与共通的所述读出放大器连接，从所述读出放大器侧的端部到所述读出放大器的路径长越长的数据线，采用设置更上层的布线层。