| 主权项 |
1.一种备有在重覆更新处理时能够保持其记忆内容的复数个的记忆装置、产生更新要求的更新要求装置的半导体记忆装置,其特征在于:备有复数个的更新实施装置,其在接受该更新要求装置的更新要求时,可对不同个数的复数个记忆装置实施更新处理;和选择装置,其根据该半导体记忆装置内所设置的该复数个记忆装置的个数,从该复数个的更新实施装置中选择其一。2.如申请专利范围第1项所述之半导体记忆装置,其特征在于,该更新要求装置能够改变设定更新要求的讯号产生周期。3.如申请专利范围第1项所述之半导体记忆装置,其特征在于,备有电压测定装置,其测定施加于该复数个记忆装置上的电压;和变更装置,其根据该电压测定装置所测定的电压,变更更新要求的讯号产生周期。4.如申请专利范围第3项所述之半导体记忆装置,其特征在于,备有复数个的更新要求装置,其能够改变设定更新要求的讯号产生周期,其中该变更装置,根据该电压测定装置所测定的电压,从该复数个的更斯要求装置中选择其一。图式简单说明:图1为本创作第一实施例的半导体记忆装置的构成图。图2为可变周期的更新要求定时器电路的内部构成图。图3为本创作第一实施例的半导体记忆装置的更新方法的流程图。图4为本创作第二实施例的半导体记忆装置的构成图。图5为习知技术的半导体记忆装置的构成图。 |
