发明名称 埋设晶片记忆消除校验方法及装置
摘要 本发明提供一种方法(22)以及装置,用来校验记忆胞之记忆消除,此方法与装置可使用于双位元记忆胞构造中。此方法(22)包含:选择性校验记忆胞之第一位元(26,28)和记忆胞之第二位元(30,32)之其中一个的适度记忆消除;以及若记忆胞之第一和第二位元皆已适度记忆消除,则决定此双位元记忆胞已适度记忆消除;以及若第一和第二位元中,其中有一个位元并未适度记忆消除,则可选择性地记忆消除(40)记忆胞之第一和第二位元中之至少一个位元。此方法亦可包含在选择性记忆消除至少一个第一或第二位元之后,选择性再校验第一和第二位元(26,28,42)中其中一个位元的适度记忆消除。
申请公布号 TW519652 申请公布日期 2003.02.01
申请号 TW090127469 申请日期 2001.11.06
申请人 高级微装置公司 发明人 小爱德华V 波提斯塔;达莲娜G 汉米尔顿;温 弗克 李;陈伯苓;基斯H 王
分类号 G11C16/00 主分类号 G11C16/00
代理机构 代理人 洪武雄 台北市中正区博爱路八十号六楼;陈昭诚 台北市中正区博爱路八十号六楼
主权项 1.一种校验双位元记忆胞之记忆消除的方法(22),包含:执行双位元记忆胞中,第一位元是否适度记忆消除之判定(26,28);若该第一位元系适度记忆消除,则执行双位元记忆胞中,第二位元是否适度记忆消除之第一校验(30,32);以及根据该第一校验,若该第一位元系适度记忆消除,且若该第二位元系适度记忆消除,则决定该双位元记忆胞系已适度记忆消除。2.如申请专利范围第1项之方法(22),进一步包含:若该第一位元并非适度记忆消除,则记忆消除该第一位元(40);以及在记忆消除该第一位元之后,执行该第二位元是否系适度记忆消除之该第一校验(42,44)。3.如申请专利范围第2项之方法(22),其中执行该第二位元是否系适度记忆消除之该第一校验(42,44),包含:将电压信号加至记忆胞;感测该记忆胞中之电流;以及根据所感测之电流,校验该第二位元是否系适度记忆消除。4.如申请专利范围第2项之方法(22),进一步包含:根据该第一校验(42,44),若该第二位元系适度记忆消除,则重复执行该双位元记忆胞中,该第一位元是否系适度记忆消除之判定(26,28);若该第一位元系适度记忆消除,则重复执行该双位元记忆胞中,该第二位元是否系适度记忆消除之第一校验(30,32);以及根据该重复执行的第一校验,若该第一位元系适度记忆消除,且若该第二位元系适度记忆消除,则决定该双位元记忆胞系已适度记忆消除。5.如申请专利范围第2项之方法(22),进一步包含:根据该第一校验(42,44),若该第二位元并非适度记忆消除,则记忆消除该第二位元(46);重复执行该双位元记忆胞中,该第一位元是否系适度记忆消除之判定(26,28);若该第一位元系适度记忆消除,则重复执行双位元记忆胞中,该第二位元是否适度记忆消除之第一校验(30,32);以及根据该第一校验,若该第一位元系适度记忆消除,且若该第二位元系适度记忆消除,则决定该双位元记忆胞系已适度记忆消除。6.如申请专利范围第5项之方法(22),进一步包含:根据该重复执行的第一校验(30,32),若该第二位元并非适度记忆消除,则再次记忆消除该第二位元(46);再次重复执行该双位元记忆胞中,该第一位元是否系适度记忆消除之判定(26,28);若该第一位元系适度记忆消除,则再次重复执行该双位元记忆胞中,该第二位元是否适度记忆消除之该第一校验(30,32);以及根据重复执行的该第一校验,若该第一位元系适度记忆消除,且若该第二位元系适度记忆消除,则决定该双位元记忆胞系已适度记忆消除。7.如申请专利范围第1项之方法(22),进一步包含:根据该第一校验(30,32),若该第二位元并非适度记忆消除,则再次记忆消除该第二位元(46);重复执行该双位元记忆胞中,该第一位元是否系适度记忆消除之判定(26,28);若该第一位元系适度记忆消除,则重复执行双位元记忆胞中,该第二位元是否适度记忆消除之第一校验(30,32);以及根据该重复执行的第一校验,若该第一位元系适度记忆消除,且若该第二位元系适度记忆消除,则决定该双位元记忆胞系已适度记忆消除。8.如申请专利范围第7项之方法(22),进一步包含:若该第一位元并非适度记忆消除,则记忆消除该第一位元(40);在记忆消除该第一位元之后,执行该第二位元是否系适度记忆消除之该第二校验(42,44);根据该第二校验(42,44),若该第二位元系适度记忆消除,则重复执行该双位元记忆胞中,该第一位元是否系适度记忆消除之判定(26,28);若该第一位元系适度记忆消除,则重复执行该双位元记忆胞申,该第二位元是否系适度记忆消除之第一校验(30,32);以及根据该重复执行的第一校验,若该第一位元系适度记忆消除,且若该第二位元系适度记忆消除,则决定该双位元记忆胞系已适度记忆消除。9.一种记忆消除多数个双位元快闪记忆胞之方法,包含:记忆消除多数个双位元快闪记忆胞;于多数个双位元快闪记忆胞中之至少其中一个,校验第一位元(26,28)之适度记忆消除;于多数个双位元快闪记忆胞中之至少其中一个,校验第二位元(30,32)之适度记忆消除;以及若该第一位元系适度记忆消除,且若该第二位元系适度记忆消除,则决定多数个双位元记忆胞中之至少其中一个系已适度记忆消除。10.如申请专利范围第9项之方法(22),进一步包含:若该第一位元并非适度记忆消除,则记忆消除该第一位元(40);在记忆消除该第一位元之后,再校验该第二位元(42,44)之适度记忆消除;若该第二位元系适度记忆消除,且再校验该第二位元之适度记忆消除之后,再校验该第一位元(26,28)之适度记忆消除;若该第一位元系适度记忆消除,且再校验该第一位元之适度记忆消除之后,再校验该第二位元(30,32)之适度记忆消除;以及若该第一位元系适度记忆消除,且若该第二位元系适度记忆消除,则决定多数个双位元记忆胞中之至少其中一个系已适度记忆消除。图式简单说明:第1图系可能由本发明之各种观点所实施的示范双位元记忆胞,其概要的侧面正视断面图;第2图为一流程图,系依照此发明之观点,显示校验记忆胞之记忆消除的示范方法;第3图为一流程图,系根据此发明,来显示校验记忆胞之记忆消除的另一示范方法;第4图为一流程图,系显示可能由本发明之各种观点所实施的示范四阶段区段记忆消除动作;第5A图为一流程图,系依照此发明之另一观点,来显示校验记忆胞记忆消除之另一示范方法;第5B图为一流程图,系进一步显示第5A图之方法;第5C图为一流程图,系进一步显示第5A图至第5B图之方法;第5D图为一流程图,系进一步显示第5A图至第5C图之方法;第6图系示范的双位元记忆胞,以及校验其记忆消除所用之装置的概要侧面正视断面图。
地址 美国