发明名称 |
制作动态随机存取存储器的下层存储结的方法 |
摘要 |
一种在半导体晶片上制作动态随机存取存储器下层存储结的方法,该半导体晶片包括基板、薄膜层和光致抗蚀剂层。本发明对薄膜层上的光致抗蚀剂层进行两次曝光,第一次曝光形成多条彼此平行的第一曝光区,第二次曝光形成棋盘交错的第二曝光区,再进行显影,除去第一及第二曝光区的光致抗蚀剂层,在薄膜层表面形成阵列状光致抗蚀剂,以此为掩模刻蚀薄膜层。刻蚀后可形成阵列分布的薄膜,用来作为DRAM的下层存储结。 |
申请公布号 |
CN1393906A |
申请公布日期 |
2003.01.29 |
申请号 |
CN01122634.X |
申请日期 |
2001.06.26 |
申请人 |
联华电子股份有限公司 |
发明人 |
黄俊仁;陈桂顺;黄义雄 |
分类号 |
H01L21/027;H01L21/28;H01L21/8242;G03F7/00;G03F1/16 |
主分类号 |
H01L21/027 |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
陶凤波 |
主权项 |
1.一种在一半导体晶片(wafer)上制作一动态随机存取存储器(dynamicrandom access memory,DRAM)的下层存储结(storage node)的方法,该半导体晶片包括一基板(substrate),一薄膜层设置在该基板表面上,以及一光致抗蚀剂(photo resist)层设置在该薄膜层表面上,包括:进行一第一曝光(exposure)工艺,用以在该光致抗蚀剂层上形成多条彼此平行的第一曝光区域;进行一第二曝光工艺,用以在该光致抗蚀剂层上形成一棋盘状垂直交错的第二曝光区域;对该光致抗蚀剂层上的该第一曝光区域和该第二曝光区域进行一显影(development)工艺;除去该第一曝光区域以及该第二曝光区域部分的该光致抗蚀剂层,用以在该薄膜层表面形成一阵列状光致抗蚀剂层;以及利用该阵列状光致抗蚀剂层作为一掩模进行一刻蚀工艺,除去未被该阵列状光致抗蚀剂层覆盖部分的薄膜层,用以形成一阵列状薄膜层,用来作为DRAM的下层存储结。 |
地址 |
台湾省新竹科学工业园区 |