| 主权项 |
1.一种测试半导体晶圆(46)之晶粒(50)的方法,其特征为:实际地将晶圆(46)的晶粒(50)加应力到加应力状态;以及电测试于加应力状态里的该晶圆(46)之该晶粒(50)。2.如申请专利范围第1项之方法,其中实际加应力于该晶圆(46)之晶粒(50)到加应力状态的步骤包含施加真空到该晶圆(46)以弯曲该晶圆(46)。3.如申请专利范围第1项之方法,更包含在实际加应力于该晶圆(46)之该晶粒(50)到加应力状态之前,电测试于未加应力状态之该晶圆(46)之该晶粒(50)的步骤。4.如申请专利范围第3项之方法,更包含比较该电测试结果的步骤。5.一种测试半导体晶圆(46)之一片或多片晶粒(50)的方法,其特征为:实际地加应力于该晶圆(46)的一晶粒(50)到第一加应力状态;电测试在第一加应力状态里的该晶粒(50):实际加应力于该晶圆(46)的晶粒(50)到第二加应力状态;以及电测试在其第二加应力状态中的该晶粒(50)。6.如申请专利范围第5项之方法,更包含比较该电测试结果的步骤。7.如申请专利范围第6项之方法,更包含提供实际加应力到第一加应力状态之该晶粒(50)与实际加应力到第二加应力状态的该晶粒(50)系为相同晶粒(50)的该步骤。8.如申请专利范围第7项之方法,其中实际加应力于该晶圆(46)之晶粒(50)到第一加应力状态的该步骤包含施加真空到该晶圆(46),以弯曲该晶圆(46)。9.如申请专利范围第7项之方法,其中实际加应力于该晶圆(46)之晶粒(50)到第二加应力状态的该步骤包含施加真空到该晶圆(46),以弯曲该晶圆(46)。10.如申请专利范围第7项之方法,其中实际加应力于该晶圆(46)之晶粒(50)到第一加应力状态的该步骤包含施加真空到该晶圆(46)于第一位准,以弯曲该晶圆(46)到第一程度,以及其中实际加应力于该晶圆(46)之晶粒(50)到第二加应力状态的该步骤包含施加真空到该晶圆(46)于第二位准,以弯曲该晶圆(46)到第二程度。图式简单说明:第1图为根据先前技术,安装在夹盘上之晶圆的侧视图,系探测晶圆上的晶粒以进行电性测试;第2图为根据先前技术、安装在铜铅框架上之个别晶粒的侧视图。第3图为第2图架构的平面视图,显示晶粒上的应力;第4图为显示本发明之工具,并显示进行之本制程的侧视图;第5图为与第4图所示者相同的图,但显示出该制程中之另外的步骤;第6图为第4图与第5图之工具的平面图;第7图为部份晶圆的平面视图,显示根据第4图所示之施行本发明而施加在晶圆之晶粒上的应力;以及第8图系为与第7图所示者相同之图,但显示根据第5图所示之施行本发明而施加在晶圆之晶粒上的应力。 |
