| 主权项 |
1.一种用以推动一资料滙流排之装置,包括:一第一电压传送器,用以因应一控制信号传送一第一滙流排推动电压至该资料滙流排,该第一滙流排推动电压对应于具有一高位准之输入资料;一第二电压传送器,用以因应该控制信号传送一第二滙流排推动电压至该资料滙流排,该第二滙流排推动电压具有比该第一滙流排推动电压低一预定差异位准之一位准,以及对应于该输入资料之一低位准;一控制信号产生器,用以因应该输入资料输出该控制信号;以及一电压减小器,用以当该输入资料由该高位准转变为该低位准时,因应该输入资料及该控制信号将传送至该资料滙流排之该第一滙流排推动电压减去具有高于或等于该预定差异位准之一位准之一电压。2.如申请专利范围第1项所述之装置,其中用以推动该资料滙流排之该装置系与该资料滙流排一起包括在一积体电路中。3.如申请专利范围第1项所述之装置,其中该第一电压传送器包括一第一PMOS电晶体,具有一闸极连接至该控制信号,以及一源极及一汲极分别连接至一供应电压及该资料滙流排。4.如申请专利范围第1项所述之装置,其中该第二电压传送器包括一第一NMOS电晶体,具有一闸极连接至该控制信号,以及一汲极及一源极分别连接至一供应电压及该资料滙流排,其中该预定差异位准对应于该第一NMOS电晶体之闸极至源极之启始电压。5.如申请专利范围第4项所述之装置,其中该第二电压传送器更包括第二至第M(其中M为大于或等于2之正整数)NMOS电晶体,每一该些NMOS电晶体之汲极及闸极彼此电性连接,其中该第二NMOS电晶体包括一汲极连接至该第一NMOS电晶体之该源极,一第X(3≦X≦M-1)NMOS电晶体包括一汲极及一源极分别连接至一第(X-1)NMOS电晶体之该源极及一第(X+1)NMOS电晶体之该汲极,以及该第M NMOS电晶体包括一汲极及一源极分别连接至该第(M-1)NMOS电晶体之该源极及该资料滙流排,以及其中具有该预定差异位准之该电压系由将该第一至第M NMOS电晶体之该闸极至源极之启始电压彼此相加得到。6.如申请专利范围第1项所述之装置,其中该电压减小器包括:一延迟器,用以将该控制信号延迟一预定时间,其为将传送至该资料滙流排之该第一滙流排推动电压减去具有高于或等于该预定差异位准之该位准之该电压所需之时间,以及输出该延迟控制信号;OR运算装置,用以对由该延迟器得到之该延迟控制信号及该输入信号执行OR运算,以及输出该OR运算结果;以及一第二PMOS电晶体,具有一闸极连接至该OR运算结果,以及一源极及一汲极分别连接至该资料滙流排及一参考电压。7.一种用以推动一资料滙流排之装置,包括:一第一电压传送器,用以因应一控制信号传送一第一滙流排推动电压至该资料滙流排,该第一滙流排推动电压对应于具有一低位准之输入资料;一第二电压传送器,用以因应该控制信号传送一第二滙流排推动电压至该资料滙流排,该第二滙流排推动电压具有比该第一滙流排推动电压高一预定差异位准之一位准,以及对应于该输入资料之一高位准;一控制信号产生器,用以因应该输入资料输出该控制信号;以及一电压增加器,用以当该输入资料由该低位准转变为该高位准时,因应该输入资料及该控制信号将传送至该资料滙流排之该第一滙流排推动电压加上具有高于或等于该预定差异位准之一位准之一电压。8.如申请专利范围第7项所述之装置,其中用以推动该资料滙流排之该装置系与该资料滙流排一起包括在一积体电路中。9.如申请专利范围第7项所述之装置,其中该第一电压传送器包括一NMOS电晶体,具有一闸极连接至该控制信号,以及一汲极及一源极分别连接至该资料滙流排及一参考电压。10.如申请专利范围第7项所述之装置,其中该第二电压传送器包括一PMOS电晶体,具有一闸极连接至该控制信号,以及一源极及一汲极分别连接至该资料滙流排及一参考电压,其中该预定差异位准对应于该PMOS电晶体之源极至闸极之启始电压。11.如申请专利范围第10项所述之装置,其中该第二电压传送器更包括第二至第M(其中M为大于或等于2之正整数)PMOS电晶体,每一该些PMOS电晶体之汲极及闸极彼此电性连接,其中该第二PMOS电晶体包括一汲极连接至该第一PMOS电晶体之该源极,一第X(3≦X≦M-1)PMOS电晶体包括一源极及一汲极分别连接至一第(X+1)PMOS电晶体之该汲极及一第(X-1)PMOS电晶体之该源极,以及该第M PMOS电晶体包括一源极及一汲极分别连接至该资料滙流排及该第(M-1)PMOS电晶体之该源极,以及其中具有该预定差异位准之该电压系由将该第一至第M PMOS电晶体之该源极至闸极之启始电压彼此相加得到。12.如申请专利范围第7项所述之装置,其中该电压增加器包括:一延迟器,用以将该控制信号延迟一预定时间,其为将传送至该资料滙流排之该滙流排推动电压加上具有高于或等于该预定差异位准之该位准之该电压所需之时间,以及输出该延迟控制信号;AND运算装置,用以对由该延迟器得到之该延迟控制信号及该输入信号执行AND运算,以及输出该AND运算结果;以及一第二NMOS电晶体,具有一闸极连接至该AND运算结果,以及一汲极及一源极分别连接至一供应电压及该资料滙流排。13.一种用以推动一资料滙流排之方法,包括:定义分别与输入资料之高及低位准结合之第一及第二滙流排推动电压,用以经该资料滙流排传送至一滙流排接收装置,当作该输入资料;判断该输入资料之一位准为减少或增加;该输入资料之该位准为增加时,定义该第一滙流排推动电压之该位准为一供压电压之该位准;该输入资料之该位准为减少时,将传送至该资料滙流排之该第一滙流排推动电压之该位准减去高于或等于一预定位准之一位准,藉以产生一减少之滙流排推动电压;以及定义该第二滙流排推动电压之该位准为比该供压电压之该位准低该预定位准之该位准。14.一种用以推动一资料滙流排之方法,包括:定义分别与输入资料之高及低位准结合之第一及第二滙流排推动电压,用以经该资料滙流排传送至一滙流排接收装置,当作该输入资料;判断该输入资料之一位准为减少或增加;当该输入资料之该位准为减少时,定义该第一滙流排推动电压之该位准为一参考电压;当该输入资料之该位准为增加时,将传送至该资料滙流排之该第一滙流排推动电压加上高于或等于一预定位准之一位准,藉以产生一增加之滙流排推动电压;以及定义该第二滙流排推动电压之该位准为比该参考电压之该位准高该预定位准之该位准。图式简单说明:第1图是依照本发明之低功率消秏之用以推动滙流排之装置之一实施例之电路图。第2图绘示第1图所绘示之滙流排推动装置之各部分之时序图。第3A图及第3B图分别绘示依照习知技艺及本发明之滙流排推动电压之摆动幅度之波形。第4图是依照第1图之本发明之滙流排推动装置修饰后的电路图。第5图是用以说明依照本发明之滙流排推动方法之流程图,该方法藉由第1图或第4图所绘示之装置来达成。第6图是依照本发明之滙流排推动装置之另一实施例之电路图。第7图绘示第6图所绘示之滙流排推动装置之部分之时序图。第8图绘示依照本发明之滙流排推动电压之摆动幅度之波形。第9图是依照第6图绘示之本发明之滙流排推动装置修饰后的电路图。第10图是用以说明依照本发明之滙流排推动方法之流程图,该方法藉由第6图或第9图所绘示之装置来达成。第11图是依据寄生电容之电容量改变,使用第1图所绘示之滙流排推动装置之个别的积体电路所消秏的功率量的比较曲线图。第12图是依据资料滙流排之位元数改变,使用第1图所绘示之滙流排推动装置之个别的积体电路所消秏的功率量的比较曲线图。 |
