将置换路信息整合于目录的关联高速缓存

摘要

本发明涉及一种具有一整合式标志与LRU数组的关联高速缓存，该数组以路为单位储存准LRU信息，如此即不需用一单独的LRU数组，以路为单位来存放准LRU信息。该整合式数组的每一路随着标志储存了已译码的准LRU信息位。一译码器从被选取列的所有路中读取已译码的位，并将其编码成标准的准LRU形式。接着控制逻辑产生新的已译码准LRU位，并用其更新被选取列的置换路部分。因此，控制逻辑仅个别地更新与置换路的标志同时产生的置换路的译码位，而不需更新该列中非置换路的已译码位。

主权项

1.一种N路关联高速缓存，其特征在于，包括：一数据数组，包括第一多数个储存组件，以储存配置成M列与N路的多数条快取线；一标志数组，耦接至该数据数组，该标志数组包括第二多数个储存组件，同样配置成该M列与该N路，每一该第二多数个储存组件用以储存该多数条快取线中一对应快取线的一标志，其中每一该第二多数个储存组件亦组态为储存用来决定要置换该N路中哪一路的信息；以及一控制逻辑，耦接于该标志数组，组态为从该M列中被选取的一列的所有N路中来读取该信息，并依据该信息，选择置换该N路其中之一，且仅更新所选择要置换的路中的信息。