非易失性半导体存储器件

摘要

提供一种非易失性半导体存储器件，可避免干扰，并且不需要选择栅区来进行高集成化，能够进行低电压驱动和高速驱动。非易失性半导体存储器件包括沿列、行方向A、B分别排列多个具有字栅和受控制栅控制的第1、第2MONOS存储器单元(108A、108B)的存储器单元(100)的存储器单元阵列区。存储器单元阵列区具有在行方向B上分割的、以列方向A作为纵向方向的多个扇区(0、1、…)。扇区0被分割为8个大块(0～7)。作为扇区(0)的控制栅驱动部，具有8个控制栅(CG)驱动器(300－0～300－7)。各个CG驱动器(300－0～300－7)设定配置于大块(0～7)中相互不同的一个大块中的存储器单元的第1、第2控制栅的电位。

主权项

1.一种非易失性半导体存储器件，其特征在于：包括：沿相互交叉的列和行的方向分别多个排列具有一个字栅和受第1、第2控制栅控制的第1、第2非易失性存储器元件的存储器单元的存储器单元阵列区；以及驱动所述存储器单元阵列区内的所述多个存储器单元的各个所述第1、第2控制栅的控制栅驱动部；所述存储器单元阵列区具有在所述行方向分割为多个的扇区；所述多个扇区的各个扇区具有在所述列方向分割为多个的块；所述控制栅驱动部对于所述多个扇区的每个扇区分别具有多个控制栅驱动器，所述多个控制栅驱动器的各驱动器设定配置于所述多个块内的相互不同的一个以上的块中的所有存储器单元的所述第1和第2控制栅的电位。