| 主权项 |
1.一种编码型及资料型内嵌式快闪记忆体结构之制造方法,包括:提供一基底;形成复数条位元线于该基底上;形成复数个隔离结构于该些位元线上;形成一复合绝缘层于该些隔离结构之间;形成复数条字元线于该些隔离结构与该复合绝缘层上,以形成一快闪记忆体结构;以及将该快闪记忆体结构区分为一资料型记忆胞区域与一编码型记忆胞区域。2.如申请专利范围第1项所述之编码型及资料型内嵌式快闪记忆体结构之制造方法,其中各该些隔离结构系一埋入式氧化层。3.如申请专利范围第1项所述之编码型及资料型内嵌式快闪记忆体结构之制造方法,其中该复合绝缘层系由一三层绝缘层结构所构成。4.如申请专利范围第3项所述之编码型及资料型内嵌式快闪记忆体结构之制造方法,其中该三层绝缘层结构系一氧化物-氮化物-氧化物(oxide-nitride-oxide,ONO)结构。5.一种编码型快闪记忆胞之编程方法,该编码型记忆胞具有一第一位元线与一字元线,且一第二与一第三位元线位于该第一位元线之两旁,该编码型快闪记忆胞之编程方法包括:施加一正高电压于该第一位元线;施加一正高电压于该字元线;以及将该第二与该第三位元线施加零偏压。6.一种编码型快闪记忆胞之抹除方法,该编码型记忆胞具有一第一位元线与一字元线,且一第二与一第三位元线位于该第一位元线之两旁,该编码型快闪记忆胞之抹除方法包括:施加一正高电压于该第一位元线;施加一负高电压于该字元线;以及将该第二与该第三位元线浮置,不施加任何电压。7.一种编码型快闪记忆胞之读取方法,该编码型记忆胞具有一第一位元线与一字元线,且一第二与一第三位元线位于该第一位元线之两旁,该编码型快闪记忆胞之读取方法包括:施加一第一读取电压于该字元线;施加一第二读取电压于该第二与该第三位元线;以及将该第一位元线施加零偏压。图式简单说明:第1A图绘示一般快闪记忆体中之资料型记忆胞的剖面结构示意图;第1B图绘示一般快闪记忆体中之资料型记忆胞的上视示意图;第2A图绘示一般快闪记忆体中之编码型记忆胞的剖面结构示意图;第2B图绘示一般快闪记忆体中之编码型记忆胞的上视示意图;第3图系绘示本发明之编码型记忆胞的编程操作方式;第4图系绘示本发明之编码型记忆胞的抹除操作方式;第5图系绘示本发明之编码型记忆胞的读取操作方式;以及第6图所示,其绘示编码型及资料型之内嵌式快闪记忆体结构的上视图。 |
