| 主权项 |
1.一种半导体装置,具有半导体基板内之元件领域、分开前述元件领域的元件分离领域、只形成在前述元件领域上的多个闸电极、连接前述多个闸电极之第一局部配线、连接前述多个元件领域的第二局部配线。2.一种半导体装置,具有半导体基板内之元件领域、分开前述元件领域之元件分离领域、只形成在前述元件领域上之多个闸电极、连接前述多个闸电极之第一局部配线、不连接前述多个闸电极及前述元件领域之形,形成在各前述元件领域上之第二局部配线、连接前述第二局部配线之间的配线。3.一种半导体装置,具有半导体基板内之元件领域、分开前述元件领域之元件分离领域、只形成在前述元件领域上之多个闸电极。4.如申请范围第1项之半导体装置,其具有不连接前述多个闸电极与前述多个元件领域,只形成在各前述元件领域上之多个第三局部配线、连前述多个第三局部配线之配线。5.如申请范围第1项之半导体装置,复具有形成在前述闸电极侧面之侧壁。6.如申请范围第1项之半导体装置,复具有形成在前述闸电极下端之前述元件领域表面之低浓度扩散领域、及前述低浓度扩散领域相连形成且杂质浓度比前述低浓度扩散领域高的高浓度扩散领域。7.如申请范围第1项之半导体装置,复具有形成于前述闸电极上与前述元件领域上之矽化物膜。8.如申请范围第1项之半导体装置,其中前述元件分离领域为沟构造。9.如申请范围第1项之半导体装置,其前述闸电极采用之材料与形成前述第一、第二部配线之材料为不同种类的材料。10.如申请范围第1项之半导体装置,其中前述第二局部配线的膜厚比前述闸电极膜厚还厚。11.一种半导体装置制造方法,包含:在半导体基板上形成闸绝缘膜之步骤、在前述闸绝缘膜上形成闸电极材料之步骤、将前述半导体基板内的元件领域分开的元件分离领域形成步骤、在前述闸电极材料上形成经图案化之光阻的步骤、以前述光阻作为屏罩去除前述闸电极材料,而只在前述闸绝缘膜上的前述元件领域形成多个闸电极之步骤、去除前述光阻之步骤、在全面形成层间膜之步骤、在前述层间膜内形成连接各个前述闸电极及元件领域之局部配线的形成步骤。12.一种半导体装置制造方法,包含:在半导体基板上形成闸绝缘膜之步骤、在前述闸绝缘膜上形成虚设闸材料之步骤、将前述半导体基板内的元件领域分开的元件分离领域形成步骤、在前述虚设闸材料上形成经图案化之光阻的步骤、以前述光阻作为屏罩去除前述虚设闸材料,而只在前述闸绝缘膜上的前述元件领域形成多个虚设闸之步骤、去除前述光阻之步骤、在全体形成第一层间膜之步骤、将前述第一层间膜平坦化而露出前述虚设闸表面之步骤、去除前述虚设闸而形成开口部之步骤、从前述开口部植入离子之步骤、在全面上形成闸电极材料而将前述开口部掩埋之步骤、去除前述闸电极材料而露出前述第一层间膜表面藉而在前述开口部上形成闸电极之步骤、在全面上形戚第二层间膜之步骤、在前述第二层间膜内形成连接各个前述闸电极及元件领域之间部配线的形成步骤。13.如申请范围第11项之半导体装置制造方法,其复包含前述闸电极侧面形成侧壁之步骤。14.如申请范围第12项之半导体装置制造方法,其复包括前述闸电极侧面形成侧壁之步骤。15.如申请范围第11项之半导体装置制造方法,其复包含前述闸电极下端之前述元件领域表面上形成低浓度扩散领域之步骤、及形成与前述低浓度扩散领域相连之杂质浓度比前述低浓度扩散领域高的高浓度扩散领域之步骤。16.如申请范围第12项之半导体装置制造方法,其复包含在前述闸电极下端的前述元件领域表面上形成低浓度扩散域之步骤、及形成与前述低浓度扩散领域相连而形成杂质浓度比前述低浓度扩散领域高的高浓度扩散领域之步骤。17.如申请范围第11项之半导体装置制造方法,其复包含在前述闸电极上及前述元件领域上形成烯化物膜的步骤。18.如申请范围第12项之半导体装置制造方法,其复包含在前述闸电极上及前述元件领域上形成烯化物膜的步骤。19.如申请范围第12项之半导体装置制造方法,其复包含前述离子植入后,去除前述开口部底部的前述闸绝缘膜,露出前述半导体基板表面之步骤;在前述露出之半导体基板上再次形成绝缘膜的步骤。图式简单说明:图1为本发明之SRAM记忆体元件阵列之平面图。图2为本发明之单位记忆体元件平面图。图3为本发明之半导体装置,图2中沿3-3线切开之截面图。图4为本发明之半导体装置,图2中沿4-4切开之截面图。图5为本发明之第一实施例中所示半导体装置制造步骤之截面图。图6为接续图5,有关本发明第一实施例之半导体装置的制造步骤截面图。图7为接续图6,有关本发明第一实施例之半导体装置的制造步骤截面图。图8为接续图7,有关本发明第一实施例之半导体装置的制造步骤截面图。图9为接续图8,有关本发明第一实施例之半导体装置的制造步骤截面图。图10为接续图9,有关本发明第一实施例之半导体装置的制造步骤截面图。图11为显示本发明第一实施例半导体装置的制造步骤,图10的平面图。图12为接续图10,有关本发明第一实施例之半导体装置制造步骤的截面图。图13为有关本发明第一实施例之半导体装置制造步骤、图12的平面图。图14为接续图12,有关本发明第一实施例之半导体装置制造步骤的截面图。图15为接续图14,有关本发明第一实施例之半导体装置制造步骤的截面图。图16为接续图15,有关本发明第一实施例之半导体装置制造步骤的截面图。图17为有关本发明第一实施例之半导体装置制造步骤、图16的平面图。图18为接续图16,有关本发明第一实施例之半导体装置制造步骤的截面图。图19为有关本发明第一实施例之半导体装置制造步骤、图18的平面图。图20为有关本发明第一实施荔枝其他半导体装置的截面图。图21为有关本发明第二实施例之半导体装置制造步骤的截面图。图22为接续图21,有关本发明第二实施例之半导体装置制造步骤的截面图。图23为接续图22,有关本发明第二实施例之半导体装置制造步骤的截面图。图24为接续图23,有关本发明第二实施例之半导体装置制造步骤的截面图。图25为接续图24,有关本发明第二实施例之半导体装置制造步骤的截面图。图26为接续图25,有关本发明第二实施例之半导体装置制造步骤的截面图。图27为有关本发明第三实施例之局部互联形成步骤的平面图。图28为有关本发明第三实施例之配线形成步骤的平面图。图29为有关本发明第三实施例之其他局部互联形成步骤的平面图。图30为有关本发明第三实施例之其他配线形成步骤的平面图。图31为先前技术所设计之SRAM记忆体元件阵列的平面图。图32为先前技术所进行的半导体装置制造步骤的截面图。图33为接续图32,先前技术所进行之半导体装置制造步骤的截面图。图34为接续图33,先前技术所进行之半导体装置制造步骤的截面图。图35为接续图34,先前技术所进行之半导体装置制造步骤的截面图。图36为接续图35,先前技术所进行之半导体装置制造步骤的截面图。图37为接续图36,先前技术所进行之半导体装置制造步骤的截面图。图38为接续图37,先前技术所进行之半导体装置制造步骤的截面图。图39为接续图38,先前技术所进行之半导体装置制造步骤的截面图。图40为显示先前技术所进行之半导体装置制造步骤之图39的平面图。图41为先前技术所进行之半导体装置,图40中沿41-41线的截面图。图42为显示先前技术所进行之半导体装置制造步骤之图37的平面图。图43为显示先前技术所进行之半导体装置制造步骤之图37的平面图。 |
