发明名称 半导体装置及其制造方法
摘要 在沉积金属膜在半导体基材绝缘膜上后,第一层间绝缘膜形成在金属膜上。在以做为光罩的第一光罩图案蚀刻第一层间绝缘膜来形成第一层间绝缘膜内第一插塞开口后,第一连接插塞系藉填充第一传导膜于第一插塞开口内形成。第二层间绝缘膜形成在第一层间绝缘膜上。在以做为光罩的第二光罩图案蚀刻第二层间绝缘膜来形成第二层间绝缘膜内第一连接插塞上第二插塞开口后,第二连接插塞系籍填充第二传导膜于第二插塞开口内形成。金属膜系使用至少第一连接插塞与第二连接插塞做为光罩蚀刻,俾可形成金属互连物。然后,第三层间绝缘膜形成在金属互连物上,俾可在金属互连物间形成气隙。
申请公布号 TW517340 申请公布日期 2003.01.11
申请号 TW090125783 申请日期 2001.10.18
申请人 松下电器产业股份有限公司 发明人 中川秀夫;日野上丽子;玉冈英二
分类号 H01L21/768 主分类号 H01L21/768
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种制造半导体装置的方法,包括:沉积金属膜在半导体基材的绝缘膜上的第一步骤;形成第一光罩图案在形成在该金属膜上的第一层间绝缘膜上,并以做为光罩的该第一光罩图案蚀刻该第一层间绝缘膜以形成第一插塞开口于该第一层间绝缘膜内的第二步骤;藉填充第一传导膜于该第一插塞开口内以形成第一连接插塞的第三步骤;形成第二光罩图案在该第一层间绝缘膜上的第二层间绝缘膜上,并以做为光罩的该第二光罩图案蚀刻该第二层间绝缘膜以分别形成第二插塞开口于该第二层间绝缘膜内的第一连接插塞的第四步骤;藉填充第二传导膜于该第二插塞开口内以形成第二连接插塞的第五步骤;以做为光罩的该至少该第一连接插塞与第二连接插塞蚀刻该金属以形成该金属膜于金属互连物内的第六步骤;及在该金属互连物上形成第三层间绝缘膜,俾可在该金属互连物间形成气隙的第七步骤。2.如申请专利范围第1项的制造半导体装置的方法,进一步包括藉重复实施第一步骤至第七步骤的程序在该第三层间绝缘膜上形成多层金属互连物的步骤。3.如申请专利范围第1项的制造半导体装置的方法,其中该第一光罩图案具有在形成该第一插塞开口的蚀刻时其厚度不会渗透的对准精确度测定标记。4.如申请专利范围第1项的制造半导体装置的方法,其中该第二光罩图案具有在形成该第二插塞开口的蚀刻时其厚度不会渗透的对准精确度测定标记。5.一种半导体装置,包括:形成在半导体基材的绝缘膜上的金属互连物;形成在该金属互连物上的层间绝缘膜;分别连接至该金属互连物并由填充于形成于该层间绝缘膜的第一插塞开口内第一传导膜所制成的第一连接插塞;分别连接至该第一连接插塞的上面并由填充于形成于该层间绝缘膜的第二插塞开口内第二传导膜所制成的第二连接插塞;及形成在该层间绝缘膜内该金属互连物间的气隙。图式简单说明:图1A、1B、1C及1D为显示制造根据本发明具体例1的半导体装置的方法中程序的截面图;图2A、2B及2C为显示制造根据本发明具体例1的半导体装置的方法中其他程序的截面图;图3A、3B及3C为显示制造根据本发明具体例1的半导体装置的方法中其他程序的截面图;图4A、4B及4C为显示制造根据本发明具体例1的半导体装置的方法中其他程序的截面图;图5A、5B及5C为显示制造根据本发明具体例1的半导体装置的方法中其他程序的截面图;图6A、6B及6C为说明在制造根据本发明具体例1的半导体装置的方法中实施的第一对准精确测定的图表,明确而言,图6A为使用对准精确测定装置基于光学筛分机透过测定以垂直方向自上方观察对准标记区获得的测定信号的图表,图6B为对准标记区的平面图而图6C为显示沿图6B的线X-X所取的截面结构的对准标记区的截面图;图7A及7B为说明在制造根据本发明具体例1的半导体装置的方法中实施的第二对准精确测定的图表,明确而言,图7A为使用对准精确测定装置基于光学筛分机透过测定以垂直方向自上方观察对准标记区获得的测定信号的图表,而图7B为对准标记区的截面图;图8A、8B及8C为说明在制造根据本发明具体例1的半导体装置的方法中实施的第三对准精确测定的图表,明确而言,图8A为使用对准精确测定装置基于光学筛分机透过测定以垂直方向自上方观察对准标记区获得的测定信号的图表,图8B为对准标记区的平面图而图8C为对准标记区的截面图;图9A、9B及9C为显示在制造具体例2的半导体装置的方法中程序的截面图;图10A及10B为显示在制造具体例2的半导体装置的方法中其他程序的截面图;图11A、11B及11C为显示在制造具体例2的半导体装置的方法中其他程序的截面图;图12A、12B、12C及12D为显示在制造传统半导体装置的方法中程序的截面图;图13A、13B及13C为显示在制造传统半导体装置的方法中其他程序的截面图;图14A、14B及14C为显示在制造传统半导体装置的方法中其他程序的截面图;及图15A、15B及15C为显示在制造传统半导体装置的方法中其他程序的截面图。
地址 日本