摘要 |
Ein Verzögerungsregelkreis weist eine Verzögerungseinheit (2) auf mit in Abhängigkeit von einem Steuersignal (CTRL) steuerbarer Verzögerungszeit. Zur Erzeugung komplementärer verzögerter Taktsignale (CLK', /CLK') sind Schaltelemente vorgesehen (220, ..., 232), die das längs der Reihenschaltung von Verzögerungselementen (210, 211, 212) zu verzögernde Taktsignal (CLK) abgreifen. Jedes der Verzögerungselemente (210, 211, 212) seinerseits weist die Reihenschaltung zweier Inverter (2101, 2102) auf. Das eine der verzögerten Taktsignale (CLK') wird jeweils am Ausgang des zweiten der Inverter (2101) der Verzögerungselemente (210, 211, 212) abgegriffen, das komplementäre der verzögerten Ausgangssignale (/CLK') wird am ersten (2101) der Inverter der Verzögerungselemente (210, 211, 212) abgegriffen. Dadurch wird ermöglicht, daß unbeachtlich der Frequenz des zu verzögernden Taktsignals (CLK) und der Länge der Verzögerungszeit die komplementären verzögerten Taktsignale (CLK', /CLK') stets gleiche Phasenlage zueinander aufweisen.
|