Verfahren und Schaltungsanordnung zum Übertragen von Daten von ein mit einem ersten Takt betriebenes System an ein mit einem zweiten Takt betriebenes System

摘要

According to the invention, in order to carry out an equidistant data transfer between clock pulse domains having different clock pulse rates, a combination of a counter (1) and a finite state machine (2) is used. Said counter (1) continuously counts off the clock pulse cycles of the faster clock pulse (CLK2), while the finite state machine (2) monitors the clock pulse edges of the slower clock pulse (CLK1), and an enabling signal (EN) for the data transfer with the faster clock pulse (CLK2) is produced, according to the count of the counter (1).