| 主权项 |
1.一种形成升高的源极/汲极区域的方法,包括下列步骤:(a)在一半导体基板形成T形隔离层,该T形隔离层在下部具有由一第一宽度与一第一深度所定义之窄沟渠区域,以及一宽沟渠区域位于该T形隔离层之较高部份,该宽沟渠区域具有一第二宽度大于该第一宽度,一第二深度小于该第一深度;(b)于该半导体基板上该T形隔离层所定义之主动区域形成一具有一闸极氧化层,闸极电极之闸极电极图案;(c)在该闸极电极图案与该闸极电极的侧边曝露之主动区域成长一半导体材料层;(d)藉由使用该闸极电极图案作为一离子植入遮罩植入导体杂质,以形成升高的源极/汲极区域,该杂质也被植入该宽沟渠区域的下部,其为该T形隔离层的上端,自该窄沟渠区域的上端沿着两边延伸;以及(e)于该升高的源极/汲极区域上形成一矽化物层。2.如申请专利范围第1项所述之方法,其中该第二深度小于或等于1000埃。3.如申请专利范围第1项所述之方法,其中成长一半导体材料层之步骤包括一选择性磊晶成长方法。4.如申请专利范围第1项所述之方法,其中该矽化物层系选自矽化钛层,矽化钽层,矽化镍层,矽化钴层以及矽化铂层所组成的群组中。5.一种半导体装置,其包括:在一半导体基板内形成之T形隔离层,该T形隔离层在下部具有窄沟渠区域,以及宽沟渠区域连接至该窄沟渠区域并且延着该窄沟渠区域上部的两边延伸;闸极电极,形成于该半导体基板上该T形隔离层所定义之主动区域;以及源极/汲极区域,其系藉由在该宽沟渠区域的下部植入杂质,该下部为该T形隔离层之上端,自该窄沟渠区域之上部沿着两边延伸。6.如申请专利范围第5项所述之装置,其中该源极/汲极区域系在该半导体基板的上方。7.如申请专利范围第5项所述之装置,其中更包括一自对准金属矽化物层,其形成在该源极/汲极区域上。8.如申请专利范围第6项所述之装置,其中更包括一自对准金属矽化物层,其形成在该源极/汲极区域上。9.一种半导体装置制作方法,包括下列步骤:在一半导体基板形成第一沟渠,每一该第一沟渠具有一第一宽度及自该半导基板表面的第一深度;以一第一充填间隙之介电材料充填该第一沟渠;在该半导体基板形成第二沟渠,每一该第二沟渠具有一第二宽度大于该第一宽度,以及自该半导体表面之第二深度小于该第一深度,每一该第二沟渠分别对准其对应之第一沟渠;以一第二充填间隙之介电材料充填该第二沟渠,以形成T形隔离层;在相邻T形隔离层之间该半导体基板之主动区域形成一闸极电极包括一闸极氧化层,一闸极电极,以及侧壁子;在该半导体基板上的主动区域于该闸极电极图案的两边以及该闸极电极上成长一半导体材料;使用该闸极电极图案作为一植入遮罩植入导体杂质,以形成升高的源极/汲极区域延伸至该半导体基板的深度大于该第二深度,并且自该第一沟渠侧何地延伸一距离大于该第二宽度;以及在该升高的源极/汲极区域形成一矽化物层。10.如申请专利范围第9项所述之半导体装置制作方法,其中该成长一半导体材料的步骤包括一选择性磊晶成长方法。11.如申请专利范围第9项所述之半导体装置制作方法,其中该矽化物层系选自矽化钛层,矽化钽层,矽化镍层,矽化钴层以及矽化铂层所组成的群组中。12.如申请专利范围第9项所述之半导体装置制作方法,其中该充填该第一沟渠的步骤包括一热氧化制程。13.如申请专利范围第1项所述之方法,该步骤(a)系包括下列步骤:(f)藉由蚀刻该半导体基板预定的部份,而形成该窄沟区域;(g)形成一第一充填间隙的介电层以充填该窄沟渠区域;(h)在窄沟渠区域的上方形成该宽沟渠区域;以及(i)藉由形成一第二充填间隙之介电层,其用以充填该宽沟渠区域,以形成T形隔离层。14.如申请专利范围第13项所述之方法,其中该步骤(f)系包括:形成第一遮罩图案,用以曝露具有一预设的宽度之该半导体基板之一区域,形成该第一遮罩图案,其系在藉由在该半导体基板上依序堆叠一第一绝缘层图案与一第二绝缘层图案,该第二绝缘层图案之蚀刻选择比大于该第一绝缘层图案;使用一相同于该第二绝缘层图案的材料在该第一遮罩图案的内边壁形成间隔子,使得在该半导体基板上该间隔子下部的宽度对应该第一宽度;使用一相同于该第一绝缘层图案的材料形成一第二遮罩图案,用以充填该半导体基板与该间隔子曝露的表面所界定的区域,移除该遮罩图案之该第二绝缘层图案与该间隔子;以及藉由使用该第二遮罩图案与该第一遮罩图案的该一绝缘层图案作为蚀刻遮罩蚀刻该半导体基板,形成具有该第一宽度与该第一深度之该窄沟渠区域。15.如申请专利范围第13项所述之方法,其中该步骤(h)系包括:形成一第三遮罩图案,其用以曝露该第一充填间隙之介电层的区域,每一个曝露的区域具有该第二宽度,并且系位于具有该第一宽度之该窄沟渠区域的中央;以及藉由使用该第三遮罩图案作为一蚀刻遮罩而蚀刻该第一充填间隙之介电层以及该半导体基板,以形成该宽沟渠区域,其具有该第二宽度大于该窄沟渠区域之该第一宽度,以及该第二深度小于该窄沟渠区域之该第一深度。16.如申请专利范围第13项所述之方法,其中该第一充填间隙之介电层系以热氧化法形成。17.如申请专利范围第1项之方法,其中,步骤(a)包括下列步骤:(f)形成一遮罩图案用以曝露一半导体基板之上表面的区域,每一曝露之区域具有一第一宽度;(g)藉由使用该遮罩图案作为一蚀刻遮罩,形成该宽沟渠区域;(h)在该宽沟渠区域之内边壁与该遮罩图案之边壁形成间隔子;(i)藉由使用该间隔子与该遮罩图案作为一蚀刻遮罩蚀刻该半导体基板,形成该窄宽度沟渠区域;以及(j)藉由以一介电材料充填该窄宽度沟渠区域与该宽沟渠区域形成T形隔离层。18.如申请专利范围第17项所述之方法,其中更包括于步骤(i)之后移除该遮罩图案与该间隔子之步骤。图式简单说明:第1A图至第2C图描述传统形成一沟渠隔离层之方法的问题。第3图至第5图描述传统形成一升高的自对准金属矽化物源极/汲极区域的问题。第6图至第13图显示根据本发明之形成T形隔离层之方法的第一实施例的剖面图。第14图至第17图显示根据本发明之形成T形隔离层之方法的第二实施例的剖面图。第18图至第21图显示根据本发明之形成一升高的自对准金属矽化物源极/汲极区域的方法之一实施例的剖面图。 |
