| 主权项 |
1.一种避免氟(fluorine, F)离子残留于一半导体晶片上之一闸极(gate)内造成硼(boron, B)离子穿入(penetrate)一闸极氧化层(gate oxide)的方法,该半导体晶片上包含有一基底,一氧化层设于该基底上,一导电层设于氧化层上,一抗反射层(anti-reflectioncoating, ARC)设于该导电层上,以及一光阻层设于该抗反射层上,用来定义该闸极之图案,该方法包含有下列步骤:进行一蚀刻制程,去除未被该光阻层覆盖之该抗反射层以及该导电层,以使残留于该基底表面之该导电层以及该氧化层分别形成该闸极与该闸极氧化层;剥除该光阻层;利用该抗反射层保护该闸极,并以氟化硼(BF2)作为一离子源进行一离子布値(ion implantation)制程,以于该闸极周围之该基底内形成一轻掺杂汲极(lightlydoped drain, LDD);去除该抗反射层;于该闸极周围形成一侧壁子(spacer);以及于该侧壁子周围之该基底内形成一源极(source)与一汲极(drain)。2.如申请专利范围第1项之方法,其中该导电层包含有掺杂多晶矽(polysilicon)。3.如申请专利范围第1项之方法,其中该抗反射层系由氮氧化矽(SiON)构成。4.如申请专利范围第3项之方法,其中该抗反射层系利用电浆加强化学气相沉积(plasma enhanced chemical vapor deposition, PECVD)法形成。5.一种于一半导体晶片上制作一闸极的方法,该半导体晶片上包含有一基底,一氧化层设于该基底上,一导电层设于氧化层上,一抗反射层(ARC)设于该导电层上,以及一光阻层设于该抗反射层上,用来定义该闸极之图案,该方法包含有下列步骤:进行一蚀刻制程,去除未被该光阻层覆盖之该抗反射层以及该导电层,以使残留于该基底表面之该导电层以及该氧化层分别形成该闸极与该闸极氧化层;剥除该光阻层;以及利用该抗反射层保护该闸极,并进行一离子布値制程以于该闸极周围之该基底内形成一轻掺杂汲极(LDD)。6.如申请专利范围第5项之方法,其中该导电层包含有掺杂多晶矽。7.如申请专利范围第5项之方法,其中该抗反射层系由氮氧化矽(SiON)构成,用来作为一黄光制程中的抗反射层并同时阻挡该离子布値制程中之离子进入该闸极中。8.如申请专利范围第7项之方法,其中该抗反射层系利用电浆加强化学气相沉积(PECVD)法形成。图式简单说明:图一至图五为习知MOS电晶体的制作方法示意图。图六至图十为本发明MOS电晶体的制作方法示意图。 |
