| 主权项 |
1.一种半导体装置,其包含有:第1半导体封装体(7),系在表面具有第1凸缘(rand)(6)和在背面具有连接至构装用基板之连接用之第2凸缘(12);以及,第2半导体封装体(8),系构装在前述之第1半导体封装体上,而具有连接前述第1凸缘之外部导体部(10)。2.如申请专利范围第1项之半导体装置,其中,前述之第1凸缘,系配置在前述第1半导体封装体之周边部上。3.如申请专利范围第1项之半导体装置,其中,前述之第1半导体封装体,系具有第1半导体晶片(1a)、密封该第1半导体晶片之树脂部(9)以及搭载该树脂部而由该树脂部开始突出至外边之基板部(4),前述之第1凸缘系配置在前述基板部中而由前述之树脂部开始突出至外边之部分上,前述之第2半导体封装体系具有第2半导体晶片(1b)。4.如申请专利范围第3项之半导体装置,其中,在前述之基板部,呈电性地连接前述之第1半导体封装体和第2半导体封装体。5.如申请专利范围第3项之半导体装置,其中,在前述之基板部上,设置介由前述之第1半导体晶片和线材(2)而呈电性地连接之第3凸缘(5),前述之树脂部系到达前述之基板部同时覆盖前述之线材和前述之第3凸缘。6.如申请专利范围第3项之半导体装置,其中,前述之基板部系具有凹部(21),在前述之凹部内,配置前述之树脂部。7.如申请专利范围第3项之半导体装置,其中,前述之第2半导体封装体系具有构装前述第2半导体晶片之晶片焊垫(13)和密封前述第2半导体晶片之密封用树脂(8),前述之外部导体部(10)系包含由前述密封用树脂之侧面开始延伸之外部导线(10),前述之外部导线系沿着朝向前述第1半导体封装体之方向而弯曲。8.如申请专利范围第3项之半导体装置,其中,前述之第1半导体晶片系包含逻辑元件,前述之第2半导体晶片系包含记忆体元件。9.如申请专利范围第9项之半导体装置,其中,在前述之晶片焊垫上,构装前述之第2半导体晶片,在前述之第2半导体晶片上,层积第3半导体晶片(1c),在前述密封用树脂之表面上,露出前述之晶片焊垫。10.如申请专利范围第7项之半导体装置,其中,在前述之晶片焊垫上,构装前述之第2半导体晶片,在前述之晶片焊垫下,构装第3半导体晶片(1c)。11.如申请专利范围第3项之半导体装置,其中,在前述之第1半导体晶片上,层积第4半导体晶片(1d)。12.如申请专利范围第1项之半导体装置,其中,在前述之第2凸缘上,形成外部连接用之焊锡凸块(11)。图式简单说明:图1系本发明之实施形态1之半导体装置之俯视图。图2系图1所示之半导体装置之侧视图。图3系除去图1所示之第1半导体封装体中之树脂部(密封部)以外之部分之俯视图。图4系图1所示之半导体装置之仰视图。图5系图1所示之半导体装置之剖面图。图6系显示在构装用基板上而构装图1所示之半导体装置之状态之侧视图。图7系第2半导体封装体之外部导线和第1半导体封装体之凸缘(rand)间之连接部之放大图。图8系显示第1半导体封装体中之基板部之内部构造例之剖面图。图9系本发明之实施形态2之半导体装置之剖面图。图10系本发明之实施形态3之半导体装置之剖面图。图11系本发明之实施形态4之半导体装置之剖面图。图12系本发明之实施形态5之半导体装置之剖面图。图13系显示先前技术之半导体装置之某一例子之侧视图。 |
