发明名称 资料还原用之多相位锁相回路
摘要 本发明提供一无零反应区(dead zone)、可降低时序抖动、且可忍受较大的资料随机抖动之多相位锁相回路,其藉由一多相位压控振荡器来产生多数个多相位时序信号,以侦测资料信号之变化缘,并据以产生、输出多数组控制信号(upk/dnk),而使该多相位锁相回路中的相位误差θe与电压Vd两者的变化可依据该等控制信号来调整为近似线性的关系,俾使该多相位锁相回路不具有零反应区,故可降低时序抖动,同时可忍受较大的资料随机抖动。
申请公布号 TW516273 申请公布日期 2003.01.01
申请号 TW088108486 申请日期 1999.05.21
申请人 瑞昱半导体股份有限公司 发明人 黄祯治
分类号 H03L7/08 主分类号 H03L7/08
代理机构 代理人 周良谋 新竹巿东大路一段一一八号十楼;周良吉 新竹巿东大路一段一一八号十楼
主权项 1.一种资料还原用之多相位锁相回路,包含:一相位侦测器、一电荷帮浦、一回路滤波器及一压控振荡器,其特征在于:该相位侦测器系由N个相位侦测电路单元(U1,U2,…,UN,N为偶数,N≧4)所构成,其中该等相位侦测电路单元系依序电性连接,且每一相位侦测电路单元具有:一资料信号输入端子,用以接收来自外部之资料信号;一时序信号输入端子,用以接收来自外部之多相位时序信号(CK1,CK2,…,CKN);一延迟信号输入端子,用以接收来自另一相位侦测电路单元所输出之延迟信号;一延迟信号输出端子,用以输出延迟信号;及一充放电控制信号输出端子,用以输出充放电控制信号,各相位侦测电路单元分别依据输入于该相位侦测电路单元中的资料信号、及多相位时序信号的反相信号来产生一延迟信号(D1,D2,…,DN),此外,第j+1个相位侦测电路单元产生的延迟信号(Dj+1)经由上述第j个相位侦测电路单元的延迟信号输入端子而输入于该第j个相位侦测电路单元中,而第1个相位侦测电路单元产生的延迟信号(D1)经由上述第N个相位侦测电路单元的延迟信号输入端子而输入于该第N个相位侦测电路单元中;且,第j个相位侦测电路单元(Uj,1≦j<N,且j为正整数)依据该第j个相位侦测电路单元所产生的延迟信号(Dj)、第j+1个相位侦测电路单元产生的延迟信号(Dj+1)、及输入于该第j个相位侦测电路单元中的多相位时序信号(CKj)来产生一充放电控制信号(dn1,dn2,…,dnN/2,upN/2,…,up2),而第N个相位侦测电路单元依据该第N个相位侦测电路单元所产生的延迟信号(Dn)、第1个相位侦测电路单元产生的延迟信号(D1)、及输入于该第N个相位侦测电路单元中的多相位时序信号(CKN)而产生一充电控制信号(up1);该电荷帮浦系由N/2个充放电单元(CP1,CP2,…,CPN/2)所构成,其中,第k个充放电单元(CPk,1≦k≦N/2)用以接收来自上述相位侦测器所输出之第k组充放电控制信号(upk、dnk),并依据该组充放电控制信号来产生一充放电电流Ichk,此时,该充放电电流Ichk=(wkupk-wkdnk)ISS,其中wk为一权値,ISS为一固定电流値,且w1<w2<…<wN/2,该电荷帮浦所输出的总充放电电流为Ich1+Ich2+…Ichk+…+IchN/2;该压控振荡器为一多相位压控振荡器,其可输出N个多相位时序信号(CK1,CK2,…,CKN),该等多相位时序信号分别输入于上述相位侦测器中。2.如申请专利范围第1项之资料还原用之多相位锁相回路,其中输入于第j+1个相位侦测电路单元(Uj+1)之多相位时序信号(CKj+1)与输入于第j个相位侦测电路单元(Uj)之多相位时序信号(CKj)间的相位差为2/N。3.如申请专利范围第1项之资料还原用之多相位锁相回路,其中,每一相位侦测电路单元包含:一反相器、一第1正反器、一互斥或逻辑闸及一第2正反器,其中,该反相器用以将输入各相位侦测电路单元之多相位时序信号反相,并将其输入至第1正反器中;该第1正反器依据经该反相器反相的多相位时序信号、及上述资料信号来产生一延迟信号;该第1正反器所输出的延迟信号、及来自另一相位侦测电路单元之第1正反器所产生的延迟信号输入于该互斥或逻辑闸中;该第2正反器依据上述多相位时序信号及该互斥或逻辑闸所输出信号来产生一充放电控制信号。4.如申请专利范围第2项之资料还原用之多相位锁相回路,其中,该第1正反器、及第2正反器均为D型正反器。图式简单说明:图1为习知的资料还原用锁相回路之方块图。图2(a)为资料信号(data)的变化缘超前时序信号CKvco的下降缘时,习知的相位侦测器所产生的控制信号(up)的时序说明图。图2(b)为资料信号(data)的变化缘落后时序信号CKvco的下降缘时,习知的相位侦测器所产生的控制信号(dn)的时序说明图。图3为习知的相位侦测器之电路构成图。图4为利用习知的相位侦测器时,相位误差e与电压Vd两者之变化关系说明图。图5为本发明之多相位锁相回路之构成方块图。图6为本发明之相位侦测器之构成方块图。图7为本发明之相位侦测器之详细电路构成图。图8为本发明之电荷帮浦之详细电路构成图。图9为利用于本发明之多相位锁相回路中之资料信号(data)、多相位时序信号(CK1,CK2,…,CK10)、及充电控制信号(upk/dnk)等信号的状态说明图。图10为利用本发明之多相位锁相回路时,其相位误差e与电压Vd两者的变化关系说明图。
地址 新竹科学园区工业东九路二号