静电夹盘及其制造方法

摘要

在绝缘基材(1，2)上配置导体电极(3)，以被覆膜层(4)包覆导体电极表面所构成之静电夹盘，被覆膜层之特征为具有108至1013Ωcm范围电阻率之非晶质碳为主成分。被覆膜层之厚度以2.5μm以上为宜。此被覆膜层系以电浆化学气相沈积法成膜，含有15至26原子%之氢，以拉曼分光分析将碳之拉曼光谱分割为四个尖峰值时，如设1360cm-1之尖峰值高度为1时，与1500cm-1之尖峰值高度比值在0.7至1.2范围为宜。此静电夹盘，系将形成指定模型之被成膜体(6)在电浆CVD炉内，将x在1至10范围且y在2至22范围之碳氢化合物(CxHy)以电浆放电离子化后，在250μsec以下之余辉时段内施加-1kV至-20kV之脉冲电压，将碳氢离子加速撞击在导体电极表面，形成具有108至1013Ωcm范围电阻率非晶质碳为主成分之被覆膜层包覆于导体电极表面，制成静电夹盘。

主权项

1.一种静电夹盘,系在绝缘基材上配置导体电极,将导体电极表面以被覆膜层加以包覆所构成之静电夹盘,其特征为:被覆膜层具有108至1013cm范围电阻率之非晶质碳为主成分。2.如申请专利范围第1项所记载之静电夹盘,其中上记被覆膜层之厚度为2.5m以上。3.如申请专利范围第1项所记载之静电夹盘,其中上记被覆膜层为电浆化学气相沈积法所形成非晶质碳为主成分之硬质被覆膜。4.如申请专利范围第1项所记载之静电夹盘,其中上记被覆膜层为含有15至26原子%之氢。5.一种静电夹盘,系在绝缘基材上配置导体电极,以被覆膜层加以包覆,其特征为:以具有108至1013cm范围电阻率之非晶质碳为主成分之表面保护膜,包覆于被覆膜层之表面。6.如申请专利范围第5项所记载之静电夹盘,其中上记表面保护膜为含有15至26原子%之氢。7.一种静电夹盘,系在绝缘基材上配置导体电极,将导体电极表面以被覆膜层加以包覆所构成之静电夹盘,其特征为:被覆膜层系以非晶质碳为主成分,以拉曼分光分析将碳之拉曼光谱分割为四个尖峰値时,如设1360cm-1之尖峰値高度为1时,与1500cm-1之尖峰値高度比値在0.7至1.2范围,而具有108至1013cm范围电阻率。8.如申请专利范围第7项所记载之静电夹盘,其中上记被覆膜层之厚度为2.5m以上。9.如申请专利范围第7项所记载之静电夹盘,其中上记被覆膜层为电浆化学气相沈积法所形成之非晶质碳为主成分之硬质被覆膜。10.如申请专利范围第7项所记载之静电夹盘,其中上记被覆膜层含有15至26原子%之氢。11.一种静电夹盘,系在绝缘基材上配置导体电极,以被覆膜层加以包覆,再由具有108至1013cm范围电阻率之非晶质碳为主成分之表面保护膜,包覆在被覆膜层表面所形成,其特征为:表面被覆膜层,经拉曼分光分析将碳之拉曼光谱分割为四个尖峰値时,如设1360cm-1之尖峰値高度为1时,与1500cm-1之尖峰値高度比値在0.7至1.2范围。12.如申请专利范围第11项所记载之静电夹盘,其中上记表面保护膜层含有15至26原子%之氢。13.一种静电夹盘之制造方法,系在绝缘基材上形成指定型样之导体电极,在减压高温CVD炉内,将x在1至10范围且y在2至22范围之碳氢化合物(CxHy)以电浆放电加以离子化后,施加指定脉冲电压使碳氢离子加速撞击在导体电极表面,其特征为:形成与有108至1013cm范围电阻率非晶质碳为主成分之被覆膜层包覆形成在导体电极表面。14.一种静电夹盘之制造方法,系在绝缘基材上形成指定型样之导体电极,在减压高温CVD炉内,将碳氢化合物以电浆放电加以离子化后,施加-1kV至-20kV之脉冲电压使碳氢离子加速撞击在导体电极表面,其特征为:形成具有108至1013cm范围电阻率非晶质碳为主成分之被覆膜层包覆形成在导体电极表面。15.一种静电夹盘之制造方法,系在绝缘基材上形成指定型样之导体电极,在减压高温CVD炉内,将碳氢化合物以电浆放电加以离子化后,在250sec以下之余辉时段内施加指定之脉冲电压,其特征为:形成具有108至1013cm范围电阻率非晶质碳为主成分之被覆膜层包覆形成在导体电极表面。16.一种静电夹盘之制造方法,系在绝缘基材上形成指定型样之导体电极,在减压高温CVD炉内,将x在1至10范围且y在2至22范围之碳氢化合物(CxHy)以电浆放电加以离子化后,在250sec以下之余辉时段内施加-1kV至-20kV之脉冲电压,使碳氢离子加速撞击在导体电极表面,其特征为:形成具有108至1013cm范围电阻率非晶质碳为主成分之被覆膜层,包覆形成在导体电极表面。17.一种静电夹盘之制造方法,系在绝缘基材上形成指定型样之导电电极,将被覆膜层包覆形成在导体电极体表面后,被减压高温CVD炉内,将x在1至10范围且y在2至22范围之碳氢化合物(CxHy)以电浆放电加以离子化后,施加指定脉冲电压使碳氢离子加速撞击在被覆膜层表面,其特征为:形成具有108至1013cm范围电阻率非晶质碳为主成分之表面保护膜,包覆形成在被覆膜层表面。18.一种静电夹盘之制造方法,系在绝缘基材上形成指定型样之导体电极,将被覆膜层包覆形成在导体电极体表面后,在减压高温CVD炉内,将碳氢化合物以电浆放电加以离子化后,施加-1kV至-20Kv之脉冲电压使碳氢离子加速撞击在被覆膜层表面,其特征为:形成具有108至1013cm范围电阻率非晶质碳为主成分之表面保护膜,包覆形成在被覆膜层表面。19.一种静电夹盘之制造方法,系在绝缘基材上形成指定型样之导体电极,将被覆膜层包覆形成在导体电极体表面后,在减压高温CVD炉内,将碳氢化合物以电浆放电加以离子化后,在250sec以下之余辉时段内施加指定之脉冲电压使碳氢离子加速撞击在被覆膜层表面,其特征为:形成具有108至1013cm范围电阻率非晶质碳为主成分之表面保护膜,包覆形成在被覆膜层表面。20.一种静电夹盘之制造方法,系在绝缘基材上形成指定型样之导体电极,将被覆膜层包覆形成在导体电极体表面后,在减压高温CVD炉内,将x在1至10范围且y在2至22范围之碳氢化合物(CxHy)以电浆放电加以离子化后,在250sec以下之余辉时段内施加-1kV至-20Kv之脉冲电压使碳氢离子加速撞击在被覆膜层表面,其特征为:形成具有108至1013cm范围电阻率非晶质碳为主成分之表面保护膜,包覆形成在被覆膜层表面。图式简单说明:【第1图】双极型静电夹盘之构成剖面图。【第2图】在第1图之双极型静电夹盘再形成表面保护层之构成剖面图。【第3图】DLC之拉曼分光分析图表之一例。【第4图】电浆CVD法之成膜原埋图。【第5图】电浆CVD法中施加电浆与脉冲电压之计时图。