| 主权项 |
1.一种形成BiCMOS积体电路的方法,至少包含下列步骤:(a)形成一双载子元件之第一部分于一基板之第一区域上;(b)形成一第一保护层于该第一区域上,以保护该双载子元件之该第一部分;(c)形成一场效电晶体元件于该基板之第二区域上;(d)形成一第二保护层于该第二区域上,以保护该场效电晶体元件;(e)移除该第一保护层;(f)形成该双载子元件之第二部分于该基板之该第一区域上;且(g)移除曝露出该场效电晶体元件之该第二保护层。2.如申请专利范围第1项所述之方法,更包含形成一金属多晶矽接触窗于部份上述曝露之场效电晶体元件及部份上述双载子元件上。3.如申请专利范围第2项所述之方法,更包含形成一钝化层于上述曝露之场效电晶体元件、上述双载子元件及上述金属多晶矽接触窗上。4.如申请专利范围第3项所述之方法,更包含形成一介电层于上述钝化层上。5.如申请专利范围第4项所述之方法,更包含经由上述介电层及上述钝化层形成一接触窗插塞于上述金属多晶矽接触窗中。6.如申请专利范围第1项所述之方法,其中上述步骤(a)更包含提供一次集极区域于上述基板中,且生成一磊晶矽于上述基板上。7.如申请专利范围第1项所述之方法,其中上述步骤(b)更包含于上述基板中蚀刻出沟渠,以一衬里材料形成该沟渠之衬里,以一介电材料填满该沟渠及平坦化。8.如申请专利范围第1项所述之方法,其中上述第一保护层包含氮化矽层。9.如申请专利范围第8项所述之方法,其中上述氮化矽层系以低压化学气相沉积法形成。10.如申请专利范围第8项所述之方法,其中上述氮化矽层之厚度约为10至1000埃。11.如申请专利范围第10项所述之方法,其中上述氮化矽层之厚度约为500至800埃。12.如申请专利范围第1项所述之方法,其中上述步骤(c)更包含形成井植入区、源极/汲极区域、源极/汲极延伸区域、闸极氧化层以及间隙壁。13.如申请专利范围第1项所述之方法,其中上述第二保护层系由多层所构成,至少包含一氧化层及一多晶矽层。14.如申请专利范围第1项所述之方法,其中上述第二保护层至少包含一氧化层。15.如申请专利范围第14项所述之方法,其中上述氧化层系以电浆辅助化学气相沉积法形成。16.如申请专利范围第1项所述之方法,其中上述第二保护层之厚度约为100至500埃。17.如申请专利范围第16项所述之方法,其中上述第二保护层之厚度约为150至250埃。18.如申请专利范围第1项所述之方法,其中上述步骤(f)更包含形成一磊晶基极于一双载子窗中。19.如申请专利范围第18项所述之方法,其中上述磊晶基极系矽化锗。20.如申请专利范围第1项所述之方法,其中上述步骤(g)更包含一反应性离子蚀刻。21.如申请专利范围第1项所述之方法,其中上述第一保护层之一部分未移除。22.如申请专利范围第1项所述之方法,其中上述第二保护层之子部分未移除。23.如申请专利范围第1项所述之方法,其中上述第一保护层及述第二保护层之一部分未移除。24.如申请专利范围第1项所述之方法,其中形成复数个双载子元件及复数个场效电晶体。25.如申请专利范围第1项所述之方法,其中上述场效电晶体系p型效电晶体或n型效电晶体。图式简单说明:第1图系一流程图,以说明包含本发明不同制程步骤之整合方式。第2A-2M图说明以本发明之方法制作双载子元件及场效电晶体元件之剖面图。 |
